超小型封装方法及封装体的制作方法
【技术领域】
[0001]本发明涉及封装领域，尤其涉及一种超小型封装方法及封装体。
【背景技术】
[0002]目前，对封装体小型化的需求日趋增大。参见图1，现有的封装体10的封装厚度h主要由引线框架11的厚度h1、芯片12厚度h2组成，封装体10的封装宽度w主要包括芯片宽度Wl及两倍芯片12边缘到封装体10侧边边缘的距离的《2。因此，目前实现封装体小型化的方法主要有减小芯片厚度、减小芯片尺寸、减小引线框架厚度，但是每个方法均存在缺陷。例如，对于小尺寸且薄型的芯片，其芯片厚度及芯片尺寸减小了，但是，现有的引线框架并不能实现超小型封装。因此，亟需一种超小型封装方法。
【发明内容】
[0003]本发明所要解决的技术问题是，提供一种超小型封装方法及封装体，其能够减小封装厚度，实现超小布局封装，降低成本。
[0004]为了解决上述问题，本发明提供了一种超小型封装方法，包括如下步骤:提供一引线框架，所述引线框架的正面设置有引线框架焊垫，所述引线框架的背面设置有一衬底；提供一倒装芯片；将所述倒装芯片与所述引线框架焊垫焊接；塑封；剥离所述衬底，得到超小型封装体。
[0005]进一步，所述引线框架厚度小于等于65纳米。
[0006]进一步，所述引线框架焊垫从所述引线框架起依次包括铜层、镍层和银层，所述银层与所述倒装芯片焊接。
[0007]进一步，所述倒装芯片朝向所述引线框架正面的一面具有芯片焊垫，所述芯片焊垫的表面为锡/银层，所述芯片焊垫与所述引线框架焊垫焊接。
[0008]进一步，所述衬底突出于所述引线框架，以便于所述衬底的剥离。
[0009]本发明还提供一种超小型封装体，包括引线框架、与所述引线框架焊接的倒装芯片及塑封所述倒装芯片与引线框架的塑封体，所述引线框架厚度小于等于65纳米。
[0010]进一步，所述引线框架的正面具有引线框架焊垫，所述引线框架焊垫从所述引线框架起依次包括铜层、镍层和银层，所述银层与所述倒装芯片焊接。
[0011]进一步，所述倒装芯片朝向所述引线框架正面的一面具有芯片焊垫，所述芯片焊垫的表面为锡/银层，所述芯片焊垫与所述引线框架焊垫焊接。
[0012]本发明的一个优点在于，采用剥离-倒装工艺，减小引线框架的厚度，所述引线框架的的厚度仅为传统引线框架厚度的一半，甚至比一半还小。由于引线框架太薄，在引线框架键合及封装时采用衬底支撑所述引线框架，封装完成后去除所述衬底，从而减小封装厚度，实现超小型布局封装，且节约成本。
[0013]本发明的另一优点在于，传统的引线框架的焊垫位置表面一般为裸铜材质，通过助焊剂与芯片上的Pb/Sn焊球作用进行焊接，为含铅工艺。本发明中的引线框架结构表面是银层，焊球成分为Sn/Ag，采用无铅工艺进行焊接，免除助焊剂的涂敷污染与清洗。
【附图说明】
[0014]图1是现有的封装体结构示意图；
图2是本发明超小型封装方法的步骤示意图；
图3A~图3E是本发明超小型封装方法的工艺流程示意图；
图4是本发明超小型封装体的内部结构示意图。
【具体实施方式】
[0015]下面结合附图对本发明提供的超小型封装方法及封装体的【具体实施方式】做详细说明。
[0016]参见图2，本发明超小型封装方法包括如下步骤:步骤S20、提供一引线框架，所述引线框架的正面设置有引线框架焊垫，所述引线框架的背面设置有一衬底；步骤S21、提供一倒装芯片；步骤S22、将所述倒装芯片与所述引线框架焊垫焊接；步骤S23、塑封；步骤S24、剥离所述衬底，得到超小型封装体。
[0017]图3A~图3E是本发明超小型封装方法的工艺流程示意图。
[0018]参见图3A及步骤S20，提供一引线框架30，所述引线框架30的正面设置有引线框架焊垫31，所述引线框架30的背面设置有一衬底32。
[0019]所述引线框架30的厚度小于等于65纳米，等于甚至小于传统的引线框架厚度的一半，如此薄的引线框架30能够减小封装体的体积，实现封装体的小型化。由于引线框架30厚度较薄，因此，在后续工艺中，所述衬底32支撑所述引线框架30，以防止所述引线框架30发生形变。进一步，所述衬底32长于所述引线框架30，以便于后续工艺中所述衬底32的剥离。
[0020]进一步，所述引线框架焊垫31从所述引线框架30起依次包括金层33、镍层34和银层35，所述银层35与后续的倒装芯片40焊接，传统的引线框架焊垫表面仅为裸铜层。
[0021]参见图3B及步骤S21，提供一倒装芯片40。
[0022]所述倒装芯片40的结构与现有的倒装芯片的结构相同，在此不赘述。进一步，所述倒装芯片40朝向所述引线框架30正面的一面具有芯片焊垫41，所述芯片焊垫41的表面为锡/银层42。
[0023]参见图3C与步骤S22，将所述倒装芯片40与所述引线框架焊垫31焊接。
[0024]所述倒装芯片40与所述引线框架焊垫31焊接，即所述引线框架焊垫31的银层35与所述倒装芯片40的芯片焊垫41的表面的锡/银层42焊接。
[0025]传统的引线框架焊垫的表面仅为裸铜层，传统的芯片焊垫的表面为铅/锡层，传统的引线框架焊垫的裸铜层通过助焊剂与所述传统的芯片焊垫的铅/锡层焊接。而本申请所述引线框架焊垫31的银层35与所述芯片焊垫41的表面为锡/银层42焊接，不需要助焊剂，采用无铅工艺进行焊接，免除了助焊剂的涂覆污染与清洗。
[0026]参见图3D及步骤S23，塑封。所述塑封的工艺过程与现有技术相同，在此不赘述。塑封体50将倒装芯片10及引线框架30的正面塑封，所述衬底32并没有被塑封。
[0027]参见图3E及步骤S24，去除所述衬底32，得到超小型封装体。
[0028]塑封完成后，引线框架30不需要衬底32的支撑，去除所述衬底32，得到超小型封装体。所述衬底32的去除可采用剥离工艺，在此不赘述。
[0029]参见图3E及图4，其中图4是将塑封体采用虚线标示，以能够清楚显示超小型封装体内部结构。采用上述封装方法得到的超小型封装体包括引线框架30、与所述引线框架30焊接的倒装芯片40及塑封所述倒装芯片与引线框架的塑封体50，所述引线框架30的厚度小于等于65纳米，其甚至比传统的引线框架的厚度的一半还小，从而大大减小封装体的体积，从而得到超小型封装体。
[0030]进一步，所述引线框架30的正面具有引线框架焊垫31，所述引线框架焊垫31从所述引线框架起依次包括铜层33、镍层34和银层35，所述银层35。所述倒装芯片40朝向所述引线框架30正面的一面具有芯片焊垫41，所述芯片焊垫41的表面为锡/银层42。所述芯片焊垫41与所述引线框架焊垫31焊接，即所述芯片焊垫41表面的锡/银层42与所述引线框架焊垫31表面的银层35焊接。
[0031]以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种超小型封装方法，其特征在于，包括如下步骤:提供一引线框架，所述引线框架的正面设置有引线框架焊垫，所述引线框架的背面设置有一衬底；提供一倒装芯片；将所述倒装芯片与所述引线框架焊垫焊接；塑封；剥离所述衬底，得到超小型封装体。
2.根据权利要求1所述的超小型封装方法，其特征在于，所述引线框架厚度小于等于65纳米。
3.根据权利要求1所述的超小型封装方法，其特征在于，所述引线框架焊垫从所述引线框架起依次包括铜层、镍层和银层，所述银层与所述倒装芯片焊接。
4.根据权利要求1所述的超小型封装方法，其特征在于，所述倒装芯片朝向所述引线框架正面的一面具有芯片焊垫，所述芯片焊垫的表面为锡/银层，所述芯片焊垫与所述引线框架焊垫焊接。
5.根据权利要求1所述的超小型封装方法，其特征在于，所述衬底突出于所述引线框架，以便于所述衬底的剥离。
6.—种超小型封装体，包括引线框架、与所述引线框架焊接的倒装芯片及塑封所述倒装芯片与引线框架的塑封体，其特征在于，所述引线框架厚度小于等于65纳米。
7.根据权利要求6所述的超小型封装体，其特征在于，所述引线框架的正面具有引线框架焊垫，所述引线框架焊垫从所述引线框架起依次包括铜层、镍层和银层，所述银层与所述倒装芯片焊接。
8.根据权利要求7所述的超小型封装方法，其特征在于，所述倒装芯片朝向所述引线框架正面的一面具有芯片焊垫，所述芯片焊垫的表面为锡/银层，所述芯片焊垫与所述引线框架焊垫焊接。
【专利摘要】本发明提供一种超小型封装方法及封装体，包括如下步骤：提供一引线框架，所述引线框架的正面设置有引线框架焊垫，所述引线框架的背面设置有一衬底；提供一倒装芯片；将所述倒装芯片与所述引线框架焊垫焊接；去除所述衬底，得到超小型封装体。本发明的一个优点在于，采用剥离-倒装工艺，减小引线框架的厚度，所述引线框架的厚度仅为传统引线框架厚度的一半，甚至比一半还小。由于引线框架太薄，在引线框架键合及封装时采用衬底支撑所述引线框架，封装完成后去除所述衬底，从而减小封装厚度，实现超小型布局封装，且节约成本。
【IPC分类】H01L21-60, H01L23-495
【公开号】CN104821306
【申请号】CN201510206792
【发明人】吴畏, 阳小芮, 朱惠峰
【申请人】上海凯虹科技电子有限公司, 上海凯虹电子有限公司, 达迩科技（成都）有限公司
【公开日】2015年8月5日
【申请日】2015年4月28日