本申请案享受以日本专利申请2017-65620号(申请日：2017年3月29日)为基础申请的优先权。本申请案中通过参照此基础申请而包含基础申请的全部内容。
本实施方式涉及一种半导体装置及其制造方法。
背景技术：
在使用tsv(through-siliconvia，硅通孔)的半导体装置的制作方法中，有在半导体衬底上制作器件(半导体电路等)之后使si薄膜化而形成tsv的方法(vialast(后穿孔)构造)。器件逐步微细化，对此，因为是从器件的外侧利用tsv进行连接，所以与技术节点无关，微细化的必要性低。而且，在形成制造难度变高的微细器件之后形成tsv，所以，不容易影响器件良率。
然而，须要利用可再剥离的粘合剂将半导体衬底粘贴于支撑衬底，且一面使si变薄一面形成tsv。作成tsv时，需要以低温进行作成。
技术实现要素：
实施方式提供一种具有能抑制缺陷产生的tsv的半导体装置及其制造方法。
实施方式的半导体装置具有：半导体衬底，设有从第1面贯通到与所述第1面为相反侧的第2面的贯通孔；金属部，形成于所述贯通孔内部；及绝缘膜，设于所述半导体衬底与金属部之间，且具有1μm以下的厚度。而且，实施方式的半导体装置的制造方法包含如下步骤：形成贯通半导体衬底且开口的贯通孔；在所述半导体衬底的第1面上及所述贯通孔的内部，以150℃以下成膜为具有1μm以下的厚度的绝缘膜；及在所述贯通孔的内部形成金属部。
附图说明
图1是表示实施方式中的半导体装置的概略构成例的截面图。
图2～8是表示实施方式中的半导体装置的制造方法的工艺截面图。
图9(a)及(b)是表示以各温度进行热处理时的氧化硅膜的测定结果的图。
图10(a)及(b)是表示以150℃成膜的氧化硅膜的膜厚增加后的膜厚、与因膨润所致的膜厚的增加量及膨润率的关系的图。
图11是表示氧化硅膜成膜后的热处理时间与si-oh/si-o比的关系的图。
具体实施方式
(第1实施方式)
以下，参照随附图式，详细说明实施方式中的半导体装置及半导体装置的制造方法。另外，本发明并不限于该实施方式。而且，以下的说明中，将元件形成对象的半导体衬底的元件形成面作为第1面，将与该第1面为相反侧的面作为第2面。
图1是表示实施方式中的半导体装置的概略构成例的截面图。如图1所示，半导体装置1包括半导体衬底10、绝缘层11、sti12、绝缘层13、第1贯通电极14、绝缘层17、第2贯通电极18及接合材(凸块)19。
半导体衬底10例如为硅衬底。该半导体衬底10可变薄为50μm(微米)以下，例如为30±5μm左右。
在半导体衬底10的第1面，具有形成半导体元件的主动区、与使主动区之间电性分离的sti(shallowtrenchisolation，浅沟道隔离)12。在主动区形成有存储单元阵列、晶体管、电阻元件、电容器元件等半导体元件(未图示)。sti12可使用例如氧化硅膜等绝缘膜。在sti12上，设有将半导体元件电连接于第2贯通电极19的第1贯通电极14或配线构造35。配线构造35设在sti12上，且与设在半导体衬底10的第1面上的半导体元件(例如，晶体管)电连接。半导体元件及配线构造35被绝缘层11、13覆盖。在半导体衬底10的第2面，设有电连接于第2贯通电极18的接合材19等。
绝缘层13覆盖配线构造35以保护配线构造35。该绝缘层13也可包含覆盖器件层12的钝化膜、及覆盖在钝化膜上的有机层。钝化膜可为氮化硅膜(sin)、氧化硅膜(sio2)或氮氧化硅膜(sion)的单层膜、或者其中的2种以上的积层膜。有机层也可使用感光性聚酰亚胺等树脂材料。
第1贯通电极14与配线构造35接触。第1贯通电极14也可包含至少覆盖贯通孔内表面的障壁金属层141、障壁金属层141上的籽晶金属层142、及籽晶金属层142上的贯通电极143。也可省略障壁金属层141。可在贯通电极143上设置材料膜144，该材料膜144在半导体装置1沿纵向集成化时发挥功能。
障壁金属层141可采用钛(ti)、钽(ta)、钌(ru)等。籽晶金属层142可使用铜(cu)或镍与铜的积层膜(ni、cu)等。贯通电极143可使用镍(ni)等。材料膜144可采用金(au)、锡(sn)、铜(cu)、锡—铜(sncu)、锡—金(snau)、锡—银(snag)等。其中，第1贯通电极14的层构造及材料可根据目的而适当变更。例如，可根据贯通电极143所使用的导电性材料或形成方法来适当变更障壁金属层141、籽晶金属层142或材料膜144的层构造或材料。
通过使第2贯通电极18与配线构造35接触，将配线构造35电引出到半导体衬底10的第2面上。
第2贯通电极18可包含至少覆盖贯通孔内表面的障壁金属层(第1金属层)181、障壁金属层181上的籽晶金属层(第2金属层)182、及籽晶金属层182上的贯通电极(第3金属层)183。各自使用的金属材料可与第1贯通电极14的障壁金属层141、籽晶金属层142及贯通电极143相同。在贯通电极183的内部可形成空隙。而且，在贯通电极183上可设置接合材19，该接合材19是在将多个半导体装置1沿纵向(半导体衬底10的厚度方向)集成时用于将半导体装置1之间接合。该接合材19可采用锡(sn)、铜(cu)、锡—铜(sncu)、锡—金(snau)、锡—银(snag)等。
从形成在半导体衬底10的贯通孔内的内侧面起，直至半导体衬底10的第2面上，设有用于防止第2贯通电极18与半导体衬底10短路的绝缘层17。绝缘层17包含例如氧化硅膜。本实施方式中，绝缘层17的厚度为1μm以下。另外，本实施方式中，绝缘层17是氧化硅膜的单层膜，但未必一定为单层膜。例如，也可为绝缘层17、氧化硅膜与氮化硅膜的积层膜。
接着，以下将参照图式对实施方式中的半导体装置1的制造方法进行详细说明。图2～图8是表示实施方式中的半导体装置的制造方法的工艺截面图。另外，图2～图8中，使用与图1相同的截面进行说明。其中，图2中，为了便于说明，使截面的上下关系与图1及图3～图8中的上下关系相反。
首先，如图2所示，在半导体衬底10的第1面上形成sti12，确定主动区。半导体衬底10例如为硅衬底。sti12例如为氧化硅膜。接着，在主动区形成半导体元件(未图示)。半导体元件例如可为存储单元阵列、晶体管、电阻元件、电容器元件等。当形成半导体元件时，在sti12上形成例如配线构造35。半导体元件及配线构造35被绝缘层11、13覆盖。另外，绝缘层13可包含覆盖配线构造35的钝化膜、及覆盖在钝化膜上的有机层。有机层可使用感光性聚酰亚胺等，在该有机层上转印有用于形成第1贯通电极14的开口图案。开口图案的开口径例如可为10μm左右。
接着，例如，通过将有机层作为遮罩对绝缘层13的钝化膜及绝缘层12进行蚀刻，而使配线构造35露出。钝化膜及绝缘层12的蚀刻可使用反应性离子蚀刻(rie)等。接着，在包含贯通孔内部的整个绝缘层13上，依序积层采用钛(ti)的障壁金属层及采用铜(cu)的籽晶金属层。成膜为障壁金属层及籽晶金属层时，可分别使用溅镀法或化学气相沉积(cvd)法等。籽晶金属层的膜厚例如可为500nm左右。
接着，使用例如pep(photoengravingprocess，光刻工艺)技术，在籽晶金属层上形成用于形成贯通电极143的遮罩。在该遮罩的、与形成于绝缘层13的贯通孔对应的位置，形成有开口。接着，在从遮罩的开口露出的籽晶金属层上，形成采用镍(ni)的贯通电极143。形成贯通电极143时可使用保形(conformal)镀覆等。
接着，除去遮罩之后，除去露出的籽晶金属层及障壁金属层。由此，贯通电极143下的籽晶金属层142及障壁金属层141形成图案。另外，当使籽晶金属层142及障壁金属层141形成图案时，可使用湿式蚀刻。
接着，在所形成的贯通电极143的上表面上，形成采用金(au)的材料膜144。形成材料膜144时可采用剥离等形成方法。结果，如图2所示，在半导体衬底10的元件形成面(第1面)侧，形成有第1贯通电极14，该第1贯通电极14将配线构造35引出到绝缘层13上。
接着，如图3所示，在形成有第1贯通电极14的绝缘层13上涂布粘合剂，将支撑衬底16粘贴于该粘合剂，由此，如图3所示，将支撑衬底16粘合于半导体装置1的元件形成面侧。接着，在已将支撑衬底16固定于载台的状态下，从元件形成面(第1面)的相反侧的第2面对半导体衬底10进行研磨，由此，将半导体衬底10变薄为例如30±5μm左右。
接着，如图4所示，在半导体衬底10上涂布感光性光阻180m，在该光阻180m转印用于形成第2贯通电极18的开口图案。另外，开口图案的开口径例如可为10μm左右。接着，将转印有开口图案的光阻180m作为遮罩，从第2面侧对半导体衬底10进行雕刻，由此，形成到达配线构造35的贯通孔(tsv)180h。雕刻半导体衬底10时，可使用获得高纵横比的各向异性干式蚀刻等。
接着，如图5所示，在包含贯通孔(tsv)180h的内部的、半导体衬底10的整个第2面上，成膜为绝缘层17。当成膜为绝缘层17时，例如可使用cvd法等。绝缘层17例如可在150℃以下的条件下成膜。其原因在于：当在高于150℃的温度条件下成膜为绝缘层17时，粘合剂15会劣化，由此，支撑衬底16可能会从第1贯通电极14及绝缘层13剥离。
此处，发明者分别对于在150℃及400℃下形成绝缘层17时膜中的相对于si-o的键合量而言的si-oh的键合量进行调查。
图9(a)表示在各温度下进行热处理时的绝缘层的测定结果。图9(b)表示根据图9(a)所得的解析结果。图9(b)的解析结果是根据图9(a)中的绝缘层中的氧化硅膜所含的si-oh键及si-o键的峰值强度比而得。如图9(a)所示，以150℃成膜的氧化硅膜(a)的si-oh键的峰值强度大于以400℃成膜的氧化硅膜(a)的si-oh键的峰值强度。如图9(b)所示，以400℃成膜的氧化硅膜(b)中的si-oh/si-o的键合量比为2.3％，相对于此，以150℃成膜的氧化硅膜(a)中的si-oh/si-o的键合量比为11.1％。因此，以150℃成膜的氧化硅膜(a)中所含的si-oh键多于以400℃成膜的氧化硅膜(b)中所含的si-oh键。与以400℃下成膜的氧化硅膜(a)相比，以150℃下成膜的氧化硅膜(b)中容易含有更多的水。其原因在于：例如，si-oh容易与h原子形成氢键。这种情况下，以150℃成膜的氧化硅膜(b)因含有水，所以容易膨润。
而且，发明者对氧化硅膜的膜厚与膜的膨润量的关系进行调查后发现，若膨润量超过150nm，则会因内部应力令膜产生裂痕。此处，所谓膨润量是指因膨润所致的膜厚的增加量。
发明者对于氧化硅膜与膜的膨润量的关系进一步进行调查。图10(a)表示以150℃成膜的氧化硅膜(b)的膜厚与因膨润所致的膜厚的增加量的关系。图10(b)表示以150℃成膜的氧化硅膜(b)的膜厚与膨润率的关系。图中，膜厚的增加量及膨润率包含一定的误差。根据图所示的结果，发明者判定，氧化硅膜的膜厚会随着膜厚的增加，以大致一定的比例因膨润而增加。而且，发明者得到如下结果，即，根据图10(a)的关系算出的膜的膨润率为115％左右。此处，膨澗率是指膨润后的厚膜与膨润前的膜厚的比。也就是说，可预估膨润所致的膜的增加量为15％左右。
根据所述预估的膜的增加量，当成膜时的氧化硅膜的膜厚为1μm时，可预估膜的膨润量为150nm。当氧化硅膜的膜厚大于1μm时，根据所述实验结果可预想膜会产生裂痕。也就是说，根据预估的膜的膨润量与所述实验结果，需要成膜为1μm以下膜厚的膜以抑制裂痕。
接着，通过对sti12进行回蚀，除去形成于贯通孔(tsv)180h的底部的sti12。该回蚀进行到sti12被除去而使配线构造35露出为止。结果，如图6所示，在半导体衬底10的第2面上形成有绝缘层17，贯通孔(tsv)180h的内侧面被绝缘层17覆盖，并且在贯通孔(tsv)180h的底部露出配线构造35。
接着，如图7所示，在包含贯通孔内部的整个绝缘层17上，依序积层采用钛(ti)的障壁金属层181a及采用铜(cu)的籽晶金属层182a。障壁金属层181a及籽晶金属层182a有时被简称为金属层。籽晶金属层182a的膜厚可比籽晶金属层142a厚。
接着，使用例如pep技术，在籽晶金属层182a上形成用于形成贯通电极183的遮罩183m。在该遮罩183m的、与形成于半导体衬底10的贯通孔(tsv)180h对应的位置，形成开口。接着，如图8所示，在从遮罩183m的开口露出的籽晶金属层182a上形成镍(ni)的贯通电极183。当形成贯通电极183时，可使用保形镀覆等。
接着，除去遮罩183m之后，除去露出的籽晶金属层182a及障壁金属层181a。当除去籽晶金属层182a及障壁金属层181a时，可使用湿式蚀刻。
接着，在从绝缘层17突出的贯通电极183的上表面上，附着接合材19。当形成接合材19时，可使用电解镀覆法或无电解镀覆法等。经过以上步骤，在半导体衬底10的第2面侧形成将配线构造35引出到绝缘层17上的第2贯通电极18，从而制造具有图1所示的截面构造的半导体装置1。
以上，根据实施方式，形成1μm以下的绝缘层17，因此，即便以150℃形成绝缘层17，也能减小膜厚的增加量(膜内的应力)。由此，能抑制绝缘层17产生裂痕。通过抑制绝缘层17内产生裂痕，能抑制半导体装置产生动作不良。
(变形例)
实施方式的变形例中的半导体装置中，对于已成膜的绝缘层17，利用热处理进行脱气处理。由此，能将si-oh/si-o的键合比抑制在15％以下。也就是说，通过进行热处理，能除去绝缘层17中的水分。
热处理是在成膜为绝缘层17后且在形成贯通电极183之前进行。其原因在于：若在形成贯通电极183后进行热处理，则tsv电极183会使氧化硅膜171的表面密闭，因此，含有水分的绝缘层17的内压增加。若绝缘层17的内压增加，则内部应力会增加从而可能会使绝缘层17产生缺陷。
图11是表示对绝缘层17进行热处理时的si-oh/si-o的键合比与热处理时间的关系的图。本实施方式中，热处理在100℃以上就有效果，但理想的是150℃以上。如图12所示，当以150℃进行少于180秒的热处理时，si-oh/si-o的键合比单调减少。另一方面，当以150℃进行180秒以上的热处理时，结果为，si-oh/si-o的键合比的变动饱和。
另外，以上的说明中，作为绝缘层17，例示氧化硅膜的单层膜，但并不限于此。这种情况下，绝缘层例如可为氧化硅膜与氮化硅膜的积层膜。
上文已说明本发明的实施方式，但该实施方式是作为示例提出，并非旨在限定发明的范围。该新颖的实施方式可以其他多种形态实施，可在不脱离发明宗旨的范围内进行各种省略、替换、变更。所述实施方式或其变形都属于发明范围或宗旨内，且属于权利要求书所记载的发明及与其等价的范围内。
[符号的说明]
1半导体装置
10半导体衬底
11绝缘层
12sti
13绝缘层
14第2贯通电极
15粘合剂
16支撑衬底
17绝缘层
18第1贯通电极
19接合材
181障壁金属层
182籽晶金属层
183贯通电极