本发明涉及半导体模拟集成电路制造领域，尤其涉及一种用于高速双极工艺的深槽与pn结混合隔离结构的制造方法。
背景技术：
在半导体内，多数载流子和少数载流子两种极性的载流子(空穴和电子)都参与有源元件的导电，如通常的npn或pnp双极型晶体管。以这类晶体管为基础的单片集成电路，称为双极型集成电路，双极型集成电路速度快，广泛地应用于模拟集成电路和数字集成电路。双极型集成电路中各元件之间需要进行电隔离。
其中，深槽隔离工艺具有显著的优点：1、减少了器件面积，提高了集成度；2、减小了集电极电容；3、增大了双极晶体管集电极之间的击穿电压。因此在集成电路制造领域，深槽隔离得到越来越多的应用。
目前，通常深槽隔离结构中采用多晶硅进行填充，由于半导体工艺中的诸多高温热过程，硅片应力在工艺过程中将发生较大变化从而降低器件性能，并对后续工艺流程造成影响。
另一方面，在高速、高精度模拟集成电路应用领域，器件之间需要低的漏电流。现有技术通常采用全介质深槽隔离实现高隔离效果，然而全介质隔离会存在两个方面的主要问题，一是全介质隔离工艺成本高昂；二是全介质隔离工艺成品率相较于常规硅工艺较低。而pn结隔离作为最常用的隔离方法存在隔离漏电流偏大的缺点不能完全满足设计要求，因此，亟需一种新的技术手段，能够解决上述技术问题。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明提供一种用于高速双极工艺的深槽与pn结混合隔离结构的制造方法，以解决上述技术问题。
本发明提供的用于高速双极工艺的深槽与pn结混合隔离结构的制造方法，包括：
在基底硅片上设置掩膜；
在所述掩膜上设置贯穿掩膜的蚀刻窗口，并通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽；
注入与体硅掺杂类型相反的杂质形成槽底隔离pn结；
剥离所述掩膜，并在体硅表面以及深槽内部制备ono复合薄膜；
淀积多晶硅将所述深槽填满；
去除所述深槽外ono薄膜顶层的氧化硅，利用剩余的氮化硅-氧化硅结构形成有源区。
进一步，其特征在于，所述通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽包括：
通过蚀刻窗口对其下层的基底硅片进行蚀刻，形成截面为倒梯形结构的浅槽；
沿所述浅槽的底面垂直向下继续蚀刻，形成深槽。
进一步，淀积多晶硅将所述深槽填满后，对深槽顶部的多晶硅进行回刻，去除深槽外部多余的多晶硅。
进一步，所述掩膜为氧化硅掩膜层，通过光刻工艺，利用光刻胶在所述氧化硅掩膜层上形成光刻胶窗口，并通过所述光刻胶窗口对氧化硅掩膜层进行蚀刻，获取所述蚀刻窗口。
进一步，所述ono复合薄膜包括底层氧化层、中层氮化硅层和顶层氧化硅层，所述底层氧化硅层的厚度为800埃～1200埃，中层氮化硅层的厚度为200埃～400埃，顶层氧化硅层的厚度为800埃～1200埃。
进一步，所述利用剩余的氮化硅-氧化硅结构形成有源区包括：对中层氮化硅层进行局部去除，并进行氧化处理，形成locos区域。
进一步，所述蚀刻窗口为环形闭合结构。
进一步，所述淀积多晶硅的厚度大于5000埃。
本发明还提供一种用于高速双极工艺的深槽与pn结混合隔离结构，所述结构通过上述任一所述方法制备而成。
本发明的有益效果：本发明中的用于高速双极工艺的深槽与pn结混合隔离结构的制造方法，针对高速双极工艺中全介质深槽隔离工艺成本高昂、成品率不高以及单独普通pn结隔离和单独深槽隔离隔离效果不佳的问题，通过深槽加pn结混合隔离结构，利用深槽内壁的ono结构，巧妙的平衡了槽内应力，同时氮化硅/氧化层结构在后续工艺中充当了有源区氧化的掩蔽层，本发明能够有效降低全介质隔离成本问题和工艺成品率的问题，同时又能实现与全介质隔离相当的隔离效果，而且不增加工艺的复杂性。
附图说明
图1是本发明实施例中硅衬底上形成氧化硅掩膜层的示意图。
图2为本发明实施例中通过光刻工艺在氧化硅上形成刻蚀窗口的示意图。
图3为本发明实施例中刻蚀窗口的示意图。
图4为本发明实施例中去除光刻胶后的剖面结构示意图。
图5为本发明实施例中深槽加工过程中的浅槽的结构示意图。
图6为本发明实施例中完成深槽刻蚀后的剖面结构示意图。
图7为本发明实施例中向槽底注入与体硅掺杂类型相反的杂质的结构示意图。
图8为本发明实施例中剥离氧化硅掩膜层的结构示意图。
图9为本发明实施例中在体硅表面及所形成的深槽内形成ono复合薄膜的结构示意图。
图10为本发明实施例中淀积多晶硅将深槽填满后的剖面结构示意图。
图11为本发明实施例中多晶回刻后的剖面结构示意图。
图12为本发明实施例中去除ono复合薄膜顶层的氧化硅层结构示意图。
图13为本发明实施例中选择性地去除ono复合薄膜中间层的氮化硅层示意图。
图14为本发明实施例中完成locos工艺后的剖面结构示意图。
图15为本发明实施例中深槽在多晶填充后的剖面sem图。
图16为本发明实施例中器件间的漏电流与电压的关系曲线对比示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例中的用于高速双极工艺的深槽与pn结混合隔离结构的制造方法，包括：
在基底硅片上设置掩膜；
在所述掩膜上设置贯穿掩膜的蚀刻窗口，并通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽；
注入与体硅掺杂类型相反的杂质形成槽底隔离pn结；
剥离所述掩膜，并在体硅表面以及深槽内部制备ono复合薄膜；
淀积多晶硅将所述深槽填满；
去除所述深槽外ono薄膜顶层的氧化硅，利用剩余的氮化硅-氧化硅结构形成有源区。
在本实施例中，蚀刻窗口为环形闭合结构，掩膜为氧化硅掩膜层，本实施例通过光刻工艺，利用光刻胶在氧化硅掩膜层上形成光刻胶窗口，并通过所述光刻胶窗口对氧化硅掩膜层进行蚀刻，获取所述蚀刻窗口，通过对蚀刻窗口对其下层的基底硅片进行蚀刻，形成深槽，具体地：
通过蚀刻窗口对其下层的基底硅片进行蚀刻，形成截面为倒梯形结构的浅槽；
沿所述浅槽的底面垂直向下继续蚀刻，形成深槽。
在本实施例中，淀积多晶硅将所述深槽填满后，对深槽顶部的多晶硅进行回刻，去除深槽外部多余的多晶硅，同时避免深槽内多晶硅的过刻蚀。
在本实施例中，利用剩余的氮化硅-氧化硅结构形成有源区包括：对中层氮化硅层进行局部去除，并进行氧化处理，形成locos区域。去除深槽外ono薄膜顶层的氧化硅6，再利用剩余的氧化硅加氮化硅结构实现硅的选择氧化(locos)，通过光刻刻蚀，可以根据需要选择性地去除氮化硅5，然后进行氧化，深槽顶部的多晶硅形成场氧8，同时注入的杂质被激活，在槽底形成pn结9。
下面列举一个具体实施例进行详细说明：
s1、选取基底硅片在所述硅片表面形成一层氧化硅掩膜；
s2、通过光刻工艺在氧化硅上形成一个刻蚀窗口；
s3、刻蚀所述氧化硅掩膜，形成一个贯穿氧化硅层的窗口；
s4、去除光刻胶；
s5、刻蚀所述窗口下方的体硅，形成深槽；
s6、注入与体硅掺杂类型相反的杂质形成槽底隔离pn结；
s7、剥离所述氧化硅掩膜；
s8、在体硅表面及所形成的深槽内壁制备ono复合薄膜；
s9、淀积多晶硅将深槽填满；
s10、回刻所述深槽外的多晶硅；
s11、去除所述深槽外ono薄膜顶层的氧化硅，利用剩余的氮化硅/氧化硅结构实现硅的局部氧化(locos)形成有源区。
如图1所示，在步骤s1中，本实施例选取厚度为625微米的p型硅衬底1，顶层为n型外延层，厚度2.5微米。形成氧化硅掩膜层，优选地，本实施例中，通过pecvd淀积一层厚度5000埃的氧化硅掩膜2。
如图2所示，通过光刻工艺，用光刻胶3在氧化硅上形成一个光刻胶窗口。优选地，本实施例中，所形成窗口的尺寸为1微米，如图2所示。
如图3所示，刻蚀上述氧化硅掩膜2，形成一个贯穿氧化硅掩膜的窗口，即蚀刻窗口，使得掩膜下方的硅片1暴露出来。即窗口的下方是硅片1、周围是氧化硅掩膜2。优选地，本实施例中，采用干法刻蚀工艺刻蚀氧化硅掩膜。
如图4所示，去除氧化硅表面的光刻胶3后，进行分步刻蚀深槽。在本实施例中，首先刻蚀出倾角为85°左右，深度为2微米左右的沟槽，如图5所示，其界面为梯形结构，梯形结构的底部尺寸小于顶部尺寸；再在所述沟槽的底部继续刻蚀，形成陡直的深槽，如图6所示。本实施例中的槽的总深度为7.5微米。深槽穿透n型外延层达到衬底硅片。优选地，本实施例中的深槽刻蚀工艺采用具有各向异性腐蚀特点的反应离子刻蚀技术(rie)，以满足各向异性要求。
如图7所示，向深槽注入与体硅掺杂类型相反杂质。在实施例中，注入的是p型杂质硼，然后去除所述氧化硅掩膜2。优选地，本实施例中采用湿法腐蚀的方式去除氧化硅掩膜2，如图8所示。
如图9所示，在硅片表面及所形成的深槽内形成ono复合薄膜。优选地，本实施例中先通过热氧氧化，在底部形成厚度1000埃的氧化层4；然后通过立式炉生长一层厚度300埃的氮化硅层5；最后通过cvd方法在顶部生长一层1000埃的氧化硅层6。
如图10所示，淀积多晶硅7，将深槽填满。优选地，实施例中所淀积多晶硅的厚度为8000埃，此时槽内被多晶硅填满。硅片表面也有一层多晶硅，需要在后续工步中去除。
如图11所示，去除所述深槽外多余的多晶硅。本实施例中，采用干法刻蚀进行回刻。ono复合薄膜顶层的氧化硅层6可以为多晶回刻提供终点检测信号，避免深槽内多晶过刻蚀。
如图12所示，去除深槽外ono薄膜顶层的氧化硅6，再利用剩余的氧化硅加氮化硅结构实现硅的选择氧化(locos)。在实施例中，使用湿法腐蚀，去掉ono复合薄膜顶层的氧化硅层6。
如图13所示，通过光刻刻蚀，选择性地去除氮化硅5，然后进行场氧氧。
如图14所示，其中示意性图例(图13和图14)中并没有画出选择性氧化的locos区域。此时，深槽顶部的多晶硅将被氧化，形成场氧8。同时注入的p型杂质被激活，在槽底形成pn结9。
相应地，本实施例还提供了一种利用上述方法制作的用于高速双极工艺的深槽与pn结混合隔离结构，图15展示了根据本发明所述制作方法制作的深槽在多晶填充后的剖面sem图。
如图16所示，在本实施例中，为验证本发明所述深槽与pn结混合隔离结构的实际效果，通过将有无结合pn结隔离的深槽隔离结构的漏电流进行对比。可以看出，采用本实施例中的方法制作的结构，器件间的隔离漏电明显下降，隔离效果显著提高。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。