本公开涉及集成电路领域。更具体地，本发明涉及集成电路中的热管理。
背景技术：
集成电路在一些有源部件中经常产生不期望的热量。有时所期望的是，通过散热器或其他无源结构来移除热量。有时所期望的是，将热量从集成电路中的热敏部件转移。管理集成电路中过剩的热量已经变得越来越成问题。
技术实现要素：
以下内容呈现了简化概述以便提供本发明的一个或多个方面的基本理解。本概述不是本发明的广泛综述，并且既不旨在标识本发明的关键或重要元素也不旨在描绘其范围。相反，本概述的主要目的是为了以一种简化形式呈现本发明的一些概念，以作为下文呈现的更详细描述的序言。
集成电路具有包括半导体材料的衬底以及设置在衬底之上的互连区。集成电路包括衬底中的热引导沟槽(thermal routing trench)。热引导沟槽包括其中相邻纳米颗粒彼此附接的粘附纳米颗粒膜。热引导沟槽具有比接触热引导沟槽的半导体材料更高的热导率。粘附纳米颗粒膜通过包括附加工艺(additive process)的方法来形成。
附图说明
图1A和图1B是根据本发明的实施例的包含热引导沟槽的示例集成电路的截面。
图2A至图2H描绘了根据本发明的实施例的形成具有热引导沟槽的集成电路的示例方法。
图3A和图3B是根据本发明的实施例的包含热引导沟槽的另一个示例集成电路的截面。
图4A至图4G描绘了根据本发明的实施例的形成参考图3A和图3B描述的类型的具有热引导沟槽的集成电路的示例方法。
图5A和图5B是根据本发明的实施例的包含热引导沟槽的又一个示例集成电路的截面。
图6A至图6I描绘了根据本发明的实施例的形成参考图5A和图5B描述的类型的具有热引导沟槽的集成电路的示例方法。
图7是根据本发明的实施例的包含热引导沟槽的进一步示例集成电路的截面。
图8是根据本发明的实施例的包括组合热引导沟槽的示例集成电路的截面。
具体实施方式
参考附图来描述本发明。附图未按比例绘制，并且仅为了说明本发明而提供所述附图。本发明的若干方面在下文参考用于说明的示例应用进行描述。应了解，阐述众多具体细节、关系和方法以便提供对本发明的了解。然而，本领域的普通技术人员将容易认识到，本发明可在没有一个或多个所述具体细节下或利用其他方法来实践。在其他情况下，为了避免使本发明模糊，并未详细示出众所周知的结构或操作。本发明不受行为或事件的所示次序限制，因为一些行为可以以不同次序发生和/或与其他行为或事件同时发生。此外，并非所有示出的行为或事件均需要用于实施本发明的方法。
以下共同在审的专利申请是相关的并且通过引用并入本文：美国专利申请号15/361,390、美国专利申请号15/361,394、美国专利申请号15/361,399、美国专利申请号15/361,401、美国专利申请号15/361,403，其全部与本申请同时提交。在本节中对其提及的情况下，这些专利申请不被认为是相对于本发明的现有技术。
在本公开中可以使用诸如“顶部”、“底部”、“前”、“后”、“上方”、“之上”、“下方”、“下”等的术语。这些术语不应被解释为限制结构或元件的位置或取向，但应该用于提供结构或元件之间的空间关系。
为了本公开的目的，集成电路的术语“瞬时(instant)顶表面”被理解为指在所公开的特定步骤中存在的集成电路的顶表面。在集成电路的形成中，瞬时顶表面可逐步改变。
为了本公开的目的，术语“横向”被理解为指代平行于集成电路的瞬时顶表面的平面的方向，并且术语“垂直”被理解为指代垂直于集成电路的瞬时顶表面的平面的方向。
图1A和图1B是根据本发明的实施例的包含热引导沟槽的示例集成电路的截面。参考图1A，集成电路100包括衬底102，所述衬底102包括半导体材料104。半导体材料104可以是IV型半导体(诸如硅、硅锗或碳化硅)。其他半导体材料在本实例的范围内。集成电路100还包括设置在衬底102之上的互连区106。集成电路100的产热部件108(在图1A中被描绘为金属氧化物半导体(MOS)晶体管)设置在衬底102中，可能延伸到互连区106中、接近衬底102与互连区106之间的边界110。产热部件108的其他表现形式(诸如双极结型晶体管、结型场效应晶体管(JFET)、电阻器和可控硅整流器(SCR))在本实例的范围内。在本实例中，集成电路100还可以包括热敏部件112(在图1A中被描绘为MOS晶体管)。热敏部件112的其他表现形式在本实例的范围内。部件可以通过在衬底102与互连区106之间的边界110处的场氧化物114横向分开。例如，场氧化物114可以具有如图1A所描绘的浅沟槽隔离(STI)结构，或者可以具有硅局部氧化(LOCOS)结构。
互连区106可以包括设置在介电层堆叠122中的触点116、互连件118和通孔120。触点116与产热部件108和热敏部件112进行电连接。互连件118设置在多个互连级中。第一互连级中的互连件118与触点116电连接。通孔120设置在连续互连级之间并且与互连件电连接。互连区106的顶表面124位于互连区106的与衬底102和互连区106之间的边界110相对的表面处。互连件118可以包括铝互连件、镶嵌铜互连件和/或电镀铜互连件。铝互连件可以包括具有少量百分比的硅、钛和/或铜的铝层，其可能位于包括钛的粘合层上，并且在铝层上可能具有氮化钛抗反射层。镶嵌铜互连件可以包括在钽和/或氮化钽的阻挡层上的铜，所述阻挡层设置在介电层堆叠122中的沟槽中。电镀铜互连件可以在互连件底部处包括粘合层，并且可以具有设置在互连件侧面上的阻挡层。保护性外涂层126可以设置在互连区106的顶表面124上方。保护性外涂层126可以包括一层或多层介电材料，诸如二氧化硅、氮化硅、氧化硅氮化物和/或聚酰亚胺。接合焊盘结构128可以设置在保护性外涂层126中和/或上，并且可以电耦合到互连件118。
热引导沟槽130设置在衬底102中。在本实例中，热引导沟槽130可以至少向上延伸到衬底102与互连区106之间的边界110。本实例的热引导沟槽130占据边界110的一部分但非全部。热引导沟槽130具有比衬底102中的接触热引导沟槽130的半导体材料104更高的热导率。热导率可以被理解为材料的性质，并且可以以瓦特/米℃为单位表示。在本实例中，热引导沟槽130包括二氧化硅衬垫132，其接触衬底102的半导体材料104。如图1A所描绘的，衬垫132可以延伸到场氧化物114上直到边界110。可替代地，衬垫132可以延伸直到场氧化物114，但未延伸到边界110。热引导沟槽130包括粘附纳米颗粒膜134，其通过衬垫132与半导体材料104分开。粘附纳米颗粒膜134主要包括图1B中更详细地示出的纳米颗粒135。相邻的纳米颗粒135彼此粘附。在纳米颗粒135的表面上可以存在无机功能性分子，例如包括硅和氧的硅烷基分子。热引导沟槽130基本上不含有机粘结剂材料(诸如粘合剂或聚合物)。
如图1A所示，热引导沟槽130可以从接近产热部件108的区域延伸到集成电路100的热量移除区136。如图1A所示，热引导沟槽130可以被配置成远离热敏部件112延伸，从而在集成电路100的操作期间有利地转移来自产热部件108的热量以远离热敏部件112。图1A是用于更清楚地示出热引导沟槽130相对于产热部件108、热敏部件112和热量移除区136的空间配置的分解图。
在如图1A和图1B所描绘的本实例的版本中，热引导沟槽130可以是不导电的，并且纳米颗粒135可以包括：例如，氧化铝、金刚石、六方氮化硼、立方氮化硼和/或氮化铝。
在本实例的另一个版本中，热引导沟槽130可以是导电的。在这种版本中，纳米颗粒135可以包括下列项的纳米颗粒：例如，金属、石墨烯、嵌入金属中的石墨烯、石墨、石墨碳和/或碳纳米管。导电版本的纳米颗粒135可以通过衬垫132与半导体材料104电隔离。
在本实例的另外版本中，纳米颗粒135可以包括金属，并且热引导沟槽130可以包括在粘附纳米颗粒膜134上的石墨材料层。在这种版本中，纳米颗粒135可以包括：例如，铜、镍、钯、铂、铱、铑、铈、锇、钼和/或金。石墨材料可以包括石墨、石墨碳、石墨烯和/或碳纳米管等。在这种版本中，热引导沟槽130是导电的，并且因此可以通过衬垫132与半导体材料104电隔离。
图2A至图2H描绘了根据本发明的实施例的形成其配置类似于参考图1A和图1B描述的配置的具有热引导沟槽的集成电路的示例方法。参考图2A，在包括半导体材料204的衬底202上形成集成电路200。例如，衬底202可以是半导体晶片。半导体材料204可以是IV型半导体(诸如硅、硅锗或碳化硅)。可替代地，半导体材料204可以是III-V型半导体(诸如氮化镓或砷化镓)。其他半导体材料在本实例的范围内。可以在衬底202中形成场氧化物214以便横向分开集成电路200的部件。可以通过STI工艺或者可替代地通过LOCOS工艺来形成场氧化物214。在本实例中，可以在形成热引导沟槽之前形成场氧化物214。
形成本实例的热引导沟槽开始于在衬底202中形成沟槽238。例如，可以通过在衬底202上方形成包括光致抗蚀剂和/或硬掩模材料(诸如氮化硅)的蚀刻掩模来形成沟槽238，所述蚀刻掩模暴露用于沟槽238的区域。随后的蚀刻工艺(诸如使用卤素自由基的反应离子蚀刻(RIE)工艺)移除半导体材料204的处于由蚀刻掩模暴露的区域中的部分，从而形成沟槽238。随后可以移除蚀刻掩模。可替代地，当在沟槽238中形成衬垫时，可以将蚀刻掩模留在原位。在衬底202中，沟槽238可以在衬底202的顶表面210下方延伸100纳米至10微米。衬底202的顶表面210也是衬底202与随后在衬底202之上形成的互连区之间的边界。
参考图2B，在沟槽238中形成衬垫232。衬垫232邻接半导体材料204。在本实例的一个版本中，可以通过半导体材料204中的硅的热氧化来形成衬垫232，从而如图2B所描绘的导致衬垫232延伸直到场氧化物214。在另一个版本中，可以通过在沟槽238中形成介电材料薄膜来形成衬垫232，例如，通过常压化学气相沉积(APCVD)工艺或等离子体增强化学气相沉积(PECVD)工艺。APCVD工艺可以用于深度与宽度比(被称为纵横比)大于2的沟槽238的版本。PECVD工艺可以用于纵横比小于3的沟槽238的版本。例如，衬垫232的厚度可以是10纳米至500纳米。
参考图2C，通过第一附加工艺242将第一纳米颗粒油墨240分配到衬垫232上的沟槽238中，以便形成部分填充沟槽238的第一纳米颗粒油墨膜244。为了本公开的目的，附加工艺可以被理解为将纳米颗粒设置在期望区域中，并且不将纳米颗粒设置在期望区域之外，使得不需要移除已分配纳米颗粒的一部分以产生纳米颗粒的最终期望形状。附加工艺可以使得在期望区域中能够形成膜，而不需要光刻工艺和随后的蚀刻工艺，从而有利地减小制造成本和复杂性。第一纳米颗粒油墨240包括纳米颗粒和载液。例如，第一纳米颗粒油墨240可以是油墨、浆料或溶胶凝胶。纳米颗粒可以包括参考图1A和图1B描述的用于纳米颗粒135的材料。在纳米颗粒的表面上可以存在无机功能性分子(例如包括硅和氧)。
通过第一附加工艺242将第一纳米颗粒油墨240分配到沟槽238中，并且不分配到衬底202的顶表面210上。第一附加工艺242可以包括使用如图2A所描绘的离散液滴分配装置243的离散液滴工艺(有时称为喷墨工艺)。离散液滴分配装置243可以被配置成使得集成电路200和离散液滴分配装置243可以相对于彼此横向移动，以便为第一纳米颗粒油墨膜244提供期望的分配模式。离散液滴分配装置243可以具有多个分配端口，所述分配端口可以独立地并行被激活以便为第一附加工艺242提供期望的吞吐量。在本实例的替代版本中，第一附加工艺242可以包括：连续挤压工艺、直接激光转移工艺、静电沉积工艺或电化学沉积工艺。
参考图2D，通过第一烘烤工艺246来加热图2C的第一纳米颗粒油墨膜244，以便从第一纳米颗粒油墨膜244中移除挥发性材料的至少一部分以形成主要包括纳米颗粒的第一纳米颗粒膜248。第一烘烤工艺246可以是使用例如像图2D中示意性指示的白炽光源247或红外发光二极管(IR LED)的辐射热工艺。可替代地，第一烘烤工艺246可以是热板工艺，其通过衬底202加热第一纳米颗粒油墨膜244。可以在部分真空中或在低压下具有连续气流的环境中执行第一烘烤工艺246，以便增强挥发性材料的移除。
参考图2E，通过第一粘附诱导工艺252来加热图2D的第一纳米颗粒膜248，使得相邻纳米颗粒彼此粘附以便在沟槽238中形成第一粘附纳米颗粒膜250。纳米颗粒彼此粘附所需的温度是纳米颗粒尺寸的函数。与较大纳米颗粒相比，较小纳米颗粒可以在更低的温度下进行加热以便获得纳米颗粒的期望粘附。可以选择纳米颗粒使得能够在与集成电路部件和结构兼容的温度下实现粘附。可以通过包括涉及相邻纳米颗粒之间的原子扩散的物理机制的工艺来进行粘附。还可以通过包括涉及相邻纳米颗粒之间的原子反应的化学机制的工艺来进行粘附。第一粘附诱导工艺252可以包括尖峰加热工艺，其穿越集成电路200的现有顶表面提供通常来自如图2E所描绘的白炽光源253的辐射能达100毫秒至5秒的时间段。
在本实例的一种变型中，第一粘附诱导工艺252可以包括急骤加热工艺(flash heating process)，其施加辐射能持续1微秒至10微秒。在另一种变型中，第一粘附诱导工艺252可以包括扫描激光器加热工艺。扫描激光加热工艺可以通过使用光栅扫描工艺或矢量扫描工艺基本上仅向第一纳米颗粒膜248提供热量。在本实例的替代版本中，参考图2D描述的第一烘烤工艺246可以与第一粘附诱导工艺252组合，其中施加到图2D的第一纳米颗粒膜248的热功率是倾斜的，以便首先移除挥发性材料，随后诱导纳米颗粒的粘附。诱导纳米颗粒之间的粘附的其他方法在本实例的范围内。与完全填充沟槽238的单个粘附纳米颗粒膜相比，形成第一粘附纳米颗粒膜250以部分填充沟槽238可以实现第一粘附纳米颗粒膜250中的纳米颗粒的更大粘附，并且从而改善已完成的热引导沟槽的热导率。
参考图2F，通过第二附加工艺256将第二纳米颗粒油墨254分配到沟槽238中第一粘附纳米颗粒膜250上，以便形成填充沟槽238的第二纳米颗粒油墨膜258。第二纳米颗粒油墨254包括纳米颗粒和载液，并且可以具有与图2C的第一纳米颗粒油墨240类似的成分。通过第二附加工艺256将第二纳米颗粒油墨254分配到沟槽238中，并且不分配到衬底202的顶表面210上。第二附加工艺256可以使用与参考图2C描述的第一附加工艺242所使用的装置的类型相同的装置，例如图2F所描绘的离散液滴分配装置257。可替代地，第二附加工艺256可以使用不同的装置或者可以使用不同的工艺，特别是如果第二纳米微粒油墨膜258的成分与第一纳米颗粒油墨膜244的成分不同。
参考图2G，通过第二烘烤工艺260来加热图2F的第二纳米颗粒油墨膜258，以便从第二纳米颗粒油墨膜258中移除挥发性材料的至少一部分以形成主要包括纳米颗粒的第二纳米颗粒膜262。第二烘烤工艺260可以使用如图2G中示意性描绘的IR LED 261。使用IR LED 261可以使得基本上仅向包含第二纳米颗粒油墨膜258的区域施加辐射热，而不将辐射热施加到集成电路200的在沟槽238之外的区域。可替代地，第二烘烤工艺260可以包括使用白炽光源的辐射热工艺，或者可以包括热板工艺。第二烘烤工艺260可以任选地在更高温度下执行，或执行持续比第一烘烤工艺246更长的时间。
参考图2H，通过第二粘附诱导工艺266来加热图2G的第二纳米颗粒膜262，使得第二纳米颗粒膜262中的相邻纳米颗粒彼此粘附，以便在沟槽238中、在第一粘附纳米颗粒膜250上方形成第二粘附纳米颗粒膜264。例如，第二粘附诱导工艺266可以包括使用如图2H所描绘的扫描激光装置267的第二扫描激光加热工艺。可以通过第二粘附诱导工艺266来诱导第一粘附纳米颗粒膜250中的纳米颗粒的进一步粘附。
第一粘附纳米颗粒膜250和第二粘附纳米颗粒膜264结合衬垫232可以提供热引导结构230。可替代地，可以形成、烘烤和加热附加的纳米颗粒油墨膜以诱导纳米颗粒粘附，以便与第一粘附纳米颗粒膜250和第二粘附纳米颗粒膜264组合。
图3A和图3B是根据本发明的实施例的包含热引导沟槽的另一个示例集成电路的截面。参考图3A，集成电路300包括衬底302，所述衬底302包括半导体材料304。集成电路300还包括设置在衬底302之上的互连区(图3A中未示出)。互连区可以类似于参考图1A描述的互连区106。在本实例中，第一组部件308和第二组部件368设置在衬底302中，接近衬底302的顶表面310。顶表面310也是衬底302与互连区之间的边界310。在本实例中，第一组部件308和第二组部件368可以是其性能受益于具有类似热环境的匹配部件。匹配部件可以被理解为被设计成具有基本相等的性能参数(诸如驱动电流和阈值)的部件。因为这些性能参数受到温度的影响，所以减小匹配部件之间的温度差异可有利地减小性能参数差异。集成电路300还可以包括热敏部件312，其性能随着温度降低而改善。部件308、368和312在图3A中被描绘为MOS晶体管，然而，其他表现形式(诸如双极结型晶体管、JFET，电阻器、二极管和SCR)在本实例的范围内。部件308、368和312可以被衬底302的顶表面310处的场氧化物314横向分开。
热引导沟槽330设置在衬底302中。在本实例中，场氧化物314覆盖热引导沟槽330，并且热引导沟槽330向上延伸到场氧化物314的下表面。本实例的热引导沟槽330占据场氧化物314的下表面的一部分但非全部。热引导沟槽330具有比衬底302中的接触热引导沟槽330的半导体材料304更高的热导率。在本实例中，热引导沟槽330包括介电材料衬垫332，其接触衬底302的半导体材料304。热引导沟槽330包括粘附纳米颗粒膜334，其通过衬垫332与半导体材料304分开。粘附纳米颗粒膜334主要包括纳米颗粒335。相邻的纳米颗粒335彼此粘附。在纳米颗粒335的表面上可以存在无机功能性分子，例如包括硅和氧的硅烷基分子。纳米颗粒335可以包括参考图1A和图1B公开的材料。热引导沟槽330基本上不含有机粘结剂材料(诸如粘合剂或聚合物)。在图3B中更详细地示出了包括衬垫332和粘附纳米颗粒膜334的热引导沟槽330。在本实例的一个版本中，纳米颗粒335可以包括催化剂金属，并且热引导沟槽330可以包括设置在粘附纳米颗粒膜334上的石墨材料。
如图3A所示，热引导沟槽330可围绕第一组部件308和第二组部件368延伸。如图3A所示，热引导沟槽330可以被配置成远离热敏部件312延伸，从而在集成电路300的操作期间有利地转移来自第一组部件308和第二组部件368的热量远离热敏部件312。因此，热引导沟槽330可以为第一组部件308和第二组部件368提供更紧密匹配的热环境并且由此改善其性能，同时有利地转移来自第一组部件308和第二组部件368的热量远离热敏部件312。
图4A至图4G描绘了根据本发明的实施例的形成具有参考图3A和图3B公开的类型的热引导沟槽的集成电路的示例方法。参考图4A，在包括半导体材料404的衬底402上形成集成电路400。形成本实例的热引导沟槽开始于在形成场氧化物之前在衬底402中形成沟槽438。例如，可以通过RIE工艺来形成沟槽438。沟槽438延伸到随后形成的场氧化物的深度下方。例如，在衬底402中，沟槽438可以在衬底402的顶表面410下方延伸500纳米至10微米。衬底402的顶表面410也是衬底402与随后在衬底402之上形成的互连区之间的边界。
在沟槽438中形成衬垫432。衬垫432邻接半导体材料404。可以通过半导体材料404中邻接沟槽438的硅的热氧化来形成衬垫432，或者可以通过经由化学气相沉积(CVD)工艺(诸如APCVD工艺或PECVD工艺)形成一个或多个介电材料层来形成衬垫432。例如，衬垫432的厚度可以是10纳米至500纳米。
参考图4B，通过附加工艺442将纳米颗粒油墨440分配到衬垫432上的沟槽438中，以便形成部分填充沟槽438的纳米颗粒油墨膜444。纳米颗粒油墨440包括纳米颗粒和载液，例如像油墨、浆料或溶胶凝胶。纳米颗粒可以包括参考图1A和图1B描述的用于纳米颗粒135的材料。通过附加工艺442将纳米颗粒油墨440分配到沟槽438中，并且不分配到衬底402的顶表面410上。附加工艺442可以是使用图4B中所描绘的连续分配装置443作为针式分配头的连续挤压工艺。集成电路400和连续分配装置443可以被配置成相对于彼此横向移动，以便将纳米颗粒油墨440分配到沟槽438中，并且不分配到衬底402的顶表面410上。在本实例的替代版本中，附加工艺442可以包括：离散液滴工艺、直接激光转移工艺、静电沉积工艺或电化学沉积工艺。
参考图4C，通过烘烤工艺446来加热图4B的纳米颗粒油墨膜444，以便从纳米颗粒油墨膜444中移除挥发性材料的至少一部分，以形成主要包括纳米颗粒的纳米颗粒膜448。烘烤工艺446可以是炉热工艺，如图4C中由炉管470示意性指示的。其他烘烤工艺在本实例的范围内。
参考图4D，通过粘附诱导工艺452来加热图4C的纳米颗粒膜448，使得相邻纳米颗粒彼此粘附以便在沟槽438中形成粘附纳米颗粒膜450。粘附诱导工艺452可以包括尖峰加热工艺(spike heating process)，其提供通常来自如图4D所描绘的白炽光源453的辐射能。用于诱导粘附纳米颗粒膜450中的相邻纳米颗粒之间的粘附的其他方法在本实例的范围内。
在本实例中，粘附纳米颗粒膜450填充沟槽的下部，从而在沟槽438中留下用于随后在粘附纳米颗粒膜450的顶表面与衬底402的顶表面410之间形成的场氧化物的空间。粘附纳米颗粒膜450和衬垫432提供热引导沟槽430。
参考图4E，将牺牲材料472设置在粘附纳米颗粒膜450上方。牺牲材料472基本上填充沟槽438的剩余部分，从而延伸到接近衬底402的顶表面410。例如，牺牲材料472可以包括诸如酚醛清漆树脂或聚异戊二烯树脂的有机树脂。可以通过旋涂工艺将牺牲材料472设置在沟槽438中，随后进行烘烤工艺和回蚀工艺。可替代地，可以通过附加工艺将牺牲材料472设置在沟槽438中，所述附加工艺不将牺牲材料472设置在沟槽438之外。牺牲材料472可以被选择为具有与邻近沟槽438的半导体材料404类似的蚀刻速率。
在衬底402上方形成沟槽掩模474，从而暴露用于场氧化物的区域。沟槽掩模474可以包括50纳米到200纳米的氮化硅，并且可以包括氮化硅上方的光致抗蚀剂。在本实例中，沟槽掩模474可以暴露沟槽438中的牺牲材料472。
参考图4F，执行蚀刻工艺476，所述蚀刻工艺476在由沟槽掩模474暴露的区域中移除图4E的半导体材料404、衬垫432和牺牲材料472，下降到衬底402的顶表面410以下的250纳米至600纳米的深度。如图4F所指示的，蚀刻工艺476可以是使用卤素自由基(诸如氟和/或溴)的RIE工艺。通过蚀刻工艺476来移除基本上所有的牺牲材料472。可以通过蚀刻工艺476来移除少量的粘附纳米颗粒膜450(如果有的话)。
参考图4G，在由图4F的沟槽掩模474暴露的区域中，在衬底402上方以及在热引导沟槽430上方形成场氧化物414。可以通过STI工艺来形成场氧化物414，在所述STI工艺中，在衬底402、粘附纳米颗粒膜450和沟槽掩模474上方形成一个或多个二氧化硅基介电材料层。例如通过氧化物化学机械抛光(CMP)工艺平坦化二氧化硅基介电材料。随后移除沟槽掩模474。因此，热引导沟槽430设置在场氧化物414的下方，这可以通过根据蚀刻工艺和硅化物形成工艺隔离粘附纳米颗粒膜450来有助于集成电路400的后续制造步骤。
图5A和图5B是根据本发明的实施例的包含热引导沟槽的又一个示例集成电路的截面。参考图5A，集成电路500包括衬底502，所述衬底502包括半导体材料504。集成电路500还包括设置在衬底502之上的互连区(图5A中未示出)。互连区可以类似于参考图1A描述的互连区106。在本实例中，产热部件508设置在衬底502中接近衬底的顶表面510，所述顶表面510也是衬底502与互连区之间的边界510。集成电路500还可以包括热敏部件512。部件508和512在图5A中被描绘为MOS晶体管，然而其他类型的部件在本实例的范围内。部件508和512可以被衬底502的顶表面510处的场氧化物514横向分开。
热引导沟槽530设置在衬底502中。在本实例中，热引导沟槽530延伸到衬底502的顶表面510，并且其深度与场氧化物514的深度基本相等。热引导沟槽530在场氧化物514之外的半导体材料504的一部分但非全部的上方延伸。热引导沟槽530具有比衬底502中的接触热引导沟槽530的半导体材料504更高的热导率。在本实例中，热引导沟槽530包括介电材料衬垫532，其接触衬底502的半导体材料504。衬垫532可以具有与邻接衬底502的半导体材料504的场氧化物514中的介电材料基本相同的成分。热引导沟槽530包括粘附纳米颗粒膜534，其通过衬垫532与半导体材料504分开。粘附纳米颗粒膜534主要包括纳米颗粒535。相邻的纳米颗粒535彼此粘附。粘附纳米颗粒膜534基本上不含有机粘结剂材料(诸如粘合剂或聚合物)。纳米颗粒535包括适用于在PECVD工艺中形成石墨材料的催化剂金属。石墨材料层580设置在粘附纳米颗粒膜534上。催化剂金属和石墨材料层580可以包括参考图1A和图1B公开的材料。在图5B中更详细地示出了包括衬垫532的热引导沟槽530、粘附纳米颗粒膜534和相关联的纳米颗粒535以及石墨材料层580。
如图5A所示，热引导沟槽530可以横向围绕产热部件508并且延伸到热量移除区536。如图5A所示，热引导沟槽530可以被配置成远离热敏部件512延伸，从而在集成电路500的操作期间有利地转移来自产热部件508的热量远离热敏部件512。
图6A至图6I描绘了根据本发明的实施例的形成具有参考图5A和图5B公开的类型的热引导沟槽的集成电路的示例方法。参考图6A，在包括半导体材料604的衬底602上形成集成电路600。在衬底602的顶表面610上方形成沟槽掩模674。沟槽掩模674暴露用于热结构沟槽638和场氧化物沟槽678的区域。如参考图4E的沟槽掩模474所述的，沟槽掩模674可以包括氮化硅层，并且可以包括氮化硅上方的光致抗蚀剂。
执行蚀刻工艺676，所述蚀刻工艺676移除由沟槽掩模674暴露的区域中的半导体材料604，以便同时形成热结构沟槽638和场氧化物沟槽678。热结构沟槽638和场氧化物沟槽678具有基本相等的自衬底602的顶表面610以下的深度(例如，250纳米至600纳米)。如图6A所指示的，蚀刻工艺676可以是使用卤素自由基(诸如氟和/或溴)的RIE工艺。在形成热结构沟槽638和场氧化物沟槽678之后，沟槽掩模674的至少一部分留在原位。
参考图6B，在热结构沟槽638和场氧化物沟槽678中形成衬垫632。衬垫632邻接半导体材料604。衬垫632可以包括通过半导体材料604中的硅的热氧化形成的二氧化硅。可替代地，衬垫632可以包括二氧化硅和/或氮化硅，并且可以通过PECVD工艺形成。
参考图6C，通过附加工艺642来形成包含纳米颗粒的纳米颗粒油墨膜644，所述附加工艺642将纳米颗粒油墨640分配到热结构沟槽638中的衬垫632上。纳米颗粒油墨膜644部分地(不完全地)填充热结构沟槽638。纳米颗粒包括适用于催化剂的一种或多种金属，所述催化剂用于随后的石墨材料生长。在场氧化物沟槽678中不形成纳米颗粒油墨膜644，在沟槽掩模674的瞬时顶表面上方也不形成纳米颗粒油墨膜644。如图6C中示意性描绘的，附加工艺642可以包括使用离散液滴分配装置643(诸如喷墨装置)的离散液滴工艺。可替代地，附加工艺642可以是直接激光转移工艺、连续挤压工艺、静电沉积工艺或电化学沉积工艺。
参考图6D，可以通过使用加热板670的烘烤工艺646来加热图6C的纳米颗粒油墨膜644，以便从纳米颗粒油墨膜644中移除挥发性材料的至少一部分以形成主要包括纳米颗粒的纳米颗粒膜648。纳米颗粒膜648位于热结构沟槽638中。可替代地，烘烤工艺646可以是辐射热工艺或炉烘烤工艺。
参考图6E，通过粘附诱导工艺652来加热图6D的纳米颗粒膜648，使得相邻纳米颗粒彼此粘附以便在热结构沟槽638中形成粘附纳米颗粒膜650。粘附诱导工艺652可以包括急骤加热工艺，其提供例如来自如图6E所描绘的闪光管653的辐射能。急骤加热工艺652对纳米颗粒膜648进行加热，持续例如1微秒至100微秒的持续时间。用于诱导粘附纳米颗粒膜650中的相邻纳米颗粒之间的粘附的其他方法在本实例的范围内。在本实例中，粘附纳米颗粒膜650填充沟槽的下部，从而在热结构沟槽638中留下用于随后形成的石墨材料的空间。
参考图6F，通过石墨材料PECVD工艺，在粘附纳米颗粒膜650上的热结构沟槽638中选择性地形成石墨材料680的层。在石墨材料PECVD工艺中，将衬底602加热至例如200℃至400℃的温度。使含碳试剂气体(在图6F中表示为“碳试剂气体”)在集成电路600上方流动，并且将射频(RF)功率(在图6F中表示为“RF功率”)施加到含碳试剂气体，以便在集成电路600之上产生碳自由基。含碳试剂气体可以包括：甲烷、直链烷烃(诸如乙烷、丙烷和/或丁烷)、醇类(诸如乙醇)和/或环烃(诸如环丁烷或苯)。可以使附加气体(诸如氢气、氩气和/或氧气)在集成电路600上方流动。在粘附纳米颗粒膜650中的纳米颗粒中的金属催化碳自由基进行反应以便形成石墨材料680，使得在粘附纳米颗粒膜650上选择性地形成石墨材料680的层的第一层。在先前形成的石墨材料680的层上选择性地形成后续的石墨材料680的层，使得在粘附纳米颗粒膜650上选择性地形成石墨材料680的层，并且不在粘附纳米颗粒膜650之外的集成电路600上形成石墨材料680。组合的衬垫632、粘附纳米颗粒膜650和石墨材料680的层提供热引导沟槽630。
参考图6G，在沟槽掩模674、热引导沟槽630上方以及在场氧化物沟槽678中的衬垫632上形成介电材料填充层682。填充层682可以包括一层或多层二氧化硅基介电材料。例如，可以通过APCVD工艺、PECVD工艺、使用原硅酸四乙酯(TEOS)和臭氧的高纵横比工艺(HARP)或高密度等离子体(HDP)工艺来形成填充层682。可以通过交替沉积步骤和回蚀步骤来形成填充层682，以便提供填充层682的顶表面的期望平坦化程度。
参考图6H，例如通过氧化物CMP工艺(在图6H中由CMP垫684示意性地描绘)、或者可能通过回蚀工艺来移除沟槽掩模674上方的填充层682。如图6H所描绘的，填充层682的一部分可以留在热引导沟槽630上方。可替代地，可以任选地在该工艺期间从热引导沟槽630上方移除填充层682，以便移除沟槽掩模674上方的填充层682。随后例如通过湿式蚀刻来移除沟槽掩模674。例如，可以通过磷酸水溶液来移除沟槽掩模674中的氮化硅。
参考图6I，场氧化物沟槽678中的衬垫632与场氧化物沟槽678中的填充层682组合提供了具有STI配置的场氧化物614。集成电路600的形成继续进行：在衬底602中形成包括产热部件的有源部件(诸如晶体管)，随后在有源部件上方以及在衬底602的顶表面610上方形成互连区。将热引导沟槽630形成为具有与场氧化物614相同的深度可以使得能够将热引导沟槽定位成靠近产热部件(图6I中未示出)，而不干扰包含产热部件的掺杂阱(诸如p型阱和n型阱)。
图7是根据本发明的实施例的包含热引导沟槽的又一示例集成电路的截面。集成电路700包括衬底702，所述衬底702包括半导体材料704。集成电路700还包括设置在衬底702之上的互连区787的金属前介电(PMD)层786。互连区可以类似于参考图1A描述的互连区106。有源部件708(在图7中被描绘为MOS晶体管)设置在衬底702中，接近衬底702与互连区787之间的边界710。场氧化物714可以设置在衬底702中。触点716被设置成穿过PMD层786，并且与有源部件708进行电连接。
在本实例中，热引导沟槽730被设置成穿过PMD层786并且延伸到衬底702中。热引导沟槽730可以具有如本文公开的任何示例中所描述的结构。可以通过蚀刻穿过PMD层786并且进入衬底702中的沟槽、然后通过经由附加工艺在沟槽中形成纳米颗粒区来形成热引导沟槽730。热引导沟槽730可以围绕有源部件708，并且可以延伸到集成电路700的热量移除区736。热引导沟槽730的其他空间配置在本实例的范围内。互连区包括在PMD层786上方形成的多个介电层、互连件和通孔。在图7中未示出互连区的多个介电层、互连件和通孔，以便更清楚地描绘热引导沟槽730相对于PMD层786的配置。使热引导沟槽730形成为延伸穿过PMD层786并且进入到衬底702中可以改善通过热引导沟槽730从有源部件708到热量移除区736的热传递。
图8是根据本发明的实施例的包括组合热引导沟槽的示例集成电路的截面。集成电路800包括衬底802，所述衬底802包括半导体材料804。集成电路800还包括设置在衬底802之上的互连区806。产热部件808设置在衬底802和互连区806中，位于衬底802与互连区806之间的边界810处。例如，产热部件808可以是MOS晶体管、双极结型晶体管、JFET、电阻器和/或SCR。产热部件808可以通过衬底802与互连区806之间的边界810处的场氧化物814横向分开。互连区806可以包括设置在介电层堆叠822中的触点816、互连件818和通孔820。一些互连件818设置在位于互连区806的顶表面824处的顶部互连级888中。互连区806的顶表面824被定位成与衬底802和互连区806之间的边界810相对。接合焊盘结构828设置在互连区806的顶表面824上方，并且电耦合到顶部互连级888中的互连件818。保护性外涂层826设置在互连区806的顶表面824上方。
在本实例中，在一些接合焊盘结构828上使用丝焊(wire bonds)890来组装集成电路800。通过封装将集成电路800密封在封装材料892中。封装材料892(例如可以是环氧树脂)设置在保护性外涂层826和接合焊盘结构828上方。
本实例的集成电路800包括组合的热引导结构894，其从衬底802内部延伸穿过互连区806，并且穿过有机聚合物封装材料892。组合的热引导结构894可以将部件808所产生的热量传导到位于包含集成电路800的封装件之外的热量移除装置(诸如散热器)，这可以有利地减小部件808的操作温度。组合的热引导结构894包括根据本文公开的任何示例的设置在衬底802中的热引导沟槽830。
组合的热引导结构894可以包括设置在互连区806中的互连区热引导结构896。互连区热引导结构896可以围绕部件808的一部分，并且可以在图8的平面外的位置处彼此连接。互连区热引导结构896可以具有例如像在与本申请同时提交的具有专利申请号15/361,394的共同转让专利申请中所述的那样的结构并且可以例如根据其而被形成，并且所述专利申请通过引用并入本文。
组合的热引导结构894可以包括设置在互连区806中的高热导率通孔898。高热导率通孔898可以围绕部件808的一部分，并且可以在图8的平面外的位置处彼此连接。高热导率通孔898可以具有例如像在与本申请同时提交的具有专利申请号15/361,399的共同转让专利申请中所述的那样的结构并且可以例如根据其而被形成，并且所述专利申请通过引用并入本文。
组合的热引导结构894可以包括设置在互连区806之上的顶级热导率结构900。顶级热导率结构900可以具有例如像在与本申请同时提交的具有专利申请号15/361,390的共同转让专利申请中所述的那样的结构并且可以例如根据其而被形成，并且所述专利申请通过引用并入本文。
组合的热引导结构894可以包括被设置成穿过封装材料892到集成电路800的高热导率贯穿封装管道902。高热导率贯穿封装管道902可以例如像在与本申请同时提交的具有专利申请号15/361,403的共同转让专利申请中所述的那样的具有结构，并且可以例如根据其而被形成，并且所述专利申请通过引用并入本文。
集成电路800还可以包括电耦合到部件808的石墨通孔904。石墨通孔904可以将部件808所产生的热量远离衬底传导，可能传导到组合的热引导结构894，这可以有利地减小部件808的操作温度。石墨通孔904可以具有例如像在与本申请同时提交的具有专利申请号15/361,401的共同转让专利申请中所述的那样的结构，并且可以例如根据其而被形成，并且所述专利申请通过引用并入本文。
虽然以上已经描述了本发明的各种实施例，但应该理解仅以举例方式而非限制方式来呈现所述各种实施例。可在不偏离本发明的精神和范围的情况下根据本文的公开内容对所公开的实施例进行各种改变。因此，本发明的宽度和范围不应受任何上述实施例限制。相反，应当根据随附权利要求和其等价物来限定本发明的范围。