本发明属于半导体器件及制造领域，特别是涉及一种电容器阵列结构及其制造方法。
背景技术：
动态随机存储器(dynamicrandomaccessmemory，简称：dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。在20nm以下的dram制程中，dram均采用堆栈式的电容构造，其电容器(capacitor)是垂直的高深宽比的圆柱体形状以增加表面积，现有的电容器包括下电极层、电容介质层及上电极层。在现有的dram电容器中，所使用的下电极层的材料一般为氮化钛(tin)，电容介质层的材料一般为氧化锆(zrox)，而氧化钛电容介质层与氮化坦下电极层之间的黏着性比较差，容易发生电容介质层从下电极层表面发生剥落(peeling)的异常现象。而当电容介质层从下电极层发生剥落，则容易造成电容器漏电流的增加，进而导致器件功耗增大，甚至导致器件失效。
技术实现要素：
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电容器阵列结构及其制造方法，用于解决现有技术中的电容器中电容介质层容易从下电极层表面剥离而导致的漏电流增加、功耗增大及导致器件失效的问题。
为实现上述目的及其他相关目的，本发明提供一种电容器阵列结构，所述电容器阵列结构设置于半导体衬底上，所述电容器阵列结构包括下电极层、粘附层、电容介质层及上电极，其中，
所述下电极层位于所述半导体衬底上；
所述粘附层覆盖于所述下电极层的内表面及外表面，用于提高所述下电极层与所述电容介质层之间的粘附力，以防止所述下电极层与所述电容介质层相剥离；
所述电容介质层覆盖于所述粘附层的内表面及外表面；及，
所述上电极层覆盖于所述电容介质层的外表面。
优选地，所述下电极层、所述电容介质层及所述上电极层均包括金属化合物层、所述粘附层包括金属氧化物层。
优选地，所述下电极层的材料包括氮化钛(tin)，所述电容介质层的材料包括氧化锆，所述粘附层的材料包括氧化钛(tiox)。
优选地，所述粘附层的厚度与所述下电极层的厚度之比小于2:3。
优选地，所述下电极层的截面形状为u型。
优选地，所述半导体衬底上形成有多个在内存数组结构中的焊盘，所述下电极层的底部下表面结合于所述焊盘。
优选地，所述电容器阵列还包括支撑结构，形成于所述半导体衬底上并连接所述下电极层；所述支撑结构包括顶层支撑层、中间支撑层及底层支撑层，所述顶层支撑层连接所述下电极层的开口外围，所述中间支撑层连接所述下电极层的中间部位，所述底层支撑层连接所述下电极层的底部外围。
优选地，所述支撑结构的边缘为帘幕波浪形，且所述支撑结构的角隅为圆弧形。
优选地，所述粘附层的阳离子元素取自于所述下电极层的表面金属元素而自生成，所述粘附层的阴离子元素不相同所述下电极层的阴离子元素，使所述粘附层与所述下电极层之间为无孔隙结合。
优选地，所述粘附层的阴离子元素相同于所述电容介质层的阴离子元素。
本发明还提供一种电容器阵列结构的制造方法，所述电容器阵列结构的制造方法包括如下步骤：
1)提供一半导体衬底；
2)于所述半导体衬底的上表面形成交替叠置的牺牲层及支撑结构；
3)于所述交替叠置的牺牲层及支撑结构的上表面形成图形化掩膜层，所述图形化掩膜层具有多个开孔，用于定义电容孔的位置及形状；
4)依据所述图形化掩膜层刻蚀所述支撑结构及所述牺牲层，以在所述支撑结构及所述牺牲层内形成电容孔；
5)于所述电容孔内形成下电极层，所述支撑结构连接所述下电极层；
6)去除所述牺牲层，其中，所述支撑结构保留在所述半导体衬底上；
7)于所述下电极层的内表面及外表面形成粘附层，其中，所述粘附层覆盖所述下电极层，用于提高所述下电极层与后续形成的电容介质层之间的粘附力，防止所述下电极层与电容介质层相剥离；
8)于所述粘附层的内表面及外表面形成电容介质层，其中，所述电容介质层覆盖所述粘附层；及，
9)于所述电容介质层的外表面形成上电极层，其中，所述上电极层覆盖所述电容介质层。
优选地，步骤1)中，所述半导体衬底上形成有多个在内存数组结构中的焊盘；步骤2)中形成的所述支撑结构包括顶层支撑层、中间支撑层及底层支撑层，所述顶层支撑层、所述中间支撑层及所述底层支撑层上下相隔有间距，且均位于所述牺牲层内；步骤4)中，形成的所述电容孔暴露出所述焊盘。
优选地，步骤6)包括如下步骤：
6-1)于所述顶层支撑层内形成第一开口，所述第一开口暴露出所述牺牲层位于所述顶层支撑层与所述中间支撑层之间的第一部分；
6-2)依据所述第一开口，采用湿法刻蚀工艺去除所述牺牲层位于所述顶层支撑层与所述中间支撑层之间的第一部分；
6-3)于所述中间支撑层内形成第二开口，所述第二开口暴露出所述牺牲层位于所述中间支撑层与所述半导体衬底之间的第二部分；及，
6-4)依据所述第二开口，采用湿法刻蚀工艺去除所述牺牲层位于所述中间支撑层与所述半导体衬底之间的第二部分及所述底层支撑层与所述第二开口相对应部分，以在所述底层支撑层内形成第三开口。
优选地，步骤6-2)中，一个所述第一开口仅与一个所述电容孔交叠，或者一个所述第一开口同时与多个所述电容孔交叠；步骤6-4)中，一个所述第二开口仅与一个所述电容孔交叠，或者一个所述第一开口同时与多个所述电容孔交叠。
优选地，步骤5)中，于所述电极孔内形成氮化钛层作为所述下电极层；步骤7)中，于所述下电极层的内表面及外表面形成氧化钛层作为所述粘附层；步骤8)中，于所述粘附层的内表面及外表面形成氧化锆层作为所述电容介质层。
优选地，步骤7)中，形成所述粘附层的过程中，消耗的所述下电极层的厚度小于步骤5)中形成的所述下电极层的初始厚度的40％。
优选地，步骤7)中，采用o3氧化工艺对所述下电极层进行氧化处理，以于所述下电极层的内表面及外表面形成所述粘附层，并使得所述粘附层与所述下电极层无孔隙结合。
优选地，采用o3氧化工艺对所述下电极层进行氧化处理的过程中，处理压力为0.1托～2托，处理温度为200℃～400℃。
优选地，步骤7)中，采用低压化学气相沉积工艺或原子层沉积工艺于所述下电极层的内表面及外表面形成所述粘附层，并使得所述粘附层与所述下电极层无孔隙结合。
优选地，低压化学气相沉积工艺或原子层沉积工艺中使用的氧源前驱体包括o2等离子体、h2o、o2、n2o或h2o2。
优选地，低压化学气相沉积工艺或原子层沉积工艺中的沉积压力为0.1托～2托，沉积温度为200℃～400℃。
本发明还提供一种半导体存储器件结构，所述半导体存储器件结构包括如上述任一方案中所述的电容器阵列结构。
如上所述，本发明的电容器阵列结构及其制造方法，具有以下有益效果：
本发明的电容器阵列结构通过在下电极层与电容介质层之间设置粘附层，可以改善电容介质层与下电极层之间的黏着性，从而有效避免电容介质层从下电极层表面剥离，提高电容介质层的可靠性，避免漏电流的异常增加；
本发明的电容器阵列结构的制造方法通过采用低压化学气相沉积工艺、原子层沉积工艺或o3氧化工艺在下电极层表面形成粘附层，相较于其他工艺，在下电极层表面形成的粘附层的致密性更高，粘附层与下电极层可以无孔隙贴合，二者的黏着性更好，从而进一步大大降低电容介质层从下电极层表面剥离的风险，提高电容介质层的可靠性，避免漏电流的异常增加。
附图说明
图1显示为本发明实施例一中提供的制备电容器阵列结构的流程图。
图2显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤1)所呈现的局部截面结构示意图.
图3显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤2)所呈现的局部截面结构示意图。
图4显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤3)所呈现的局部截面结构示意图。
图5显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤4)所呈现的局部截面结构示意图。
图6显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤5)所呈现的局部截面结构示意图。
图7至图9显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤6)所呈现的结构示意图，其中，图9为步骤6)得到的结构的俯视图，图8为沿图9中aa’方向的局部截面结构示意图。
图10至图12显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤7)所呈现的局部截面结构示意图。
图13至图15显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤8)所呈现的局部截面结构示意图。
图16显示为本发明实施例一中提供的电容器阵列结构的制造方法中步骤9)所呈现的局部截面结构示意图。
组件标号说明
21半导体衬底
211焊盘
22牺牲层
231顶层支撑层
232中间支撑层
233底层支撑层
24图形化掩膜层
241开孔
25电容孔
26下电极层
261粘附层
262孔隙
27电容介质层
28上电极层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图16。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实施例提供提供一种电容器阵列结构的制造方法，所述电容器阵列结构的制造方法包括如下步骤：
1)提供一半导体衬底；
2)于所述半导体衬底的上表面形成交替叠置的牺牲层及支撑结构；
3)于所述交替叠置的牺牲层及支撑结构的上表面形成图形化掩膜层，所述图形化掩膜层具有多个开孔，用于定义电容孔的位置及形状；
4)依据所述图形化掩膜层刻蚀所述支撑结构及所述牺牲层，以在所述支撑结构及所述牺牲层内形成电容孔；
5)于所述电容孔内形成下电极层，所述支撑结构连接所述下电极层；
6)去除所述牺牲层，其中，所述支撑结构保留在所述半导体衬底上；
7)于所述下电极层的内表面及外表面形成粘附层，其中，所述粘附层覆盖所述下电极层，用于提高所述下电极层与后续形成的电容介质层之间的粘附力，防止所述下电极层与电容介质层相剥离；
8)于所述粘附层的内表面及外表面形成电容介质层，其中，所述电容介质层覆盖所述粘附层；及，
9)于所述电容介质层的外表面形成上电极层，其中，所述上电极层覆盖所述电容介质层。
在步骤1)中，请参阅图1中的s1步骤及图2，提供一半导体衬底21。
作为示例，所述半导体衬底21中形成有内存数组结构、所述内存数组结构包括有多个所述焊盘211。所述内存数组结构还包括有晶体管字符线(wordline)及位线(bitline)，所述焊盘211电性连接所述内存数组结构内的晶体管源极。
作为示例，所述焊盘211可以但不仅限于呈六方阵列排布，与后续制作的电容器阵列结构的排布相对应。
所述焊盘211之间通过间隔层进行隔离，所述间隔层的材料可以为氮化硅(sin)、氧化硅(sio2)、氧化铝(al2o3)中的任意一种或任意两种以上的组合，在本实施例中，所述间隔层的材料选用为sin。
在步骤2)中，请参阅图1中的s2步骤及图3，于所述半导体衬底21的上表面形成交替叠置的牺牲层22及支撑结构。
作为示例，采用原子层沉积工艺(atomiclayerdeposition)或等离子蒸气沉积工艺(chemicalvapordeposition)形成所述牺牲层22及支撑结构。
作为示例，所述牺牲层22与所述支撑结构的材料不同，且在同一刻蚀制程中所述牺牲层22的刻蚀速率与所述支撑结构的刻蚀速率不同，具体表现为同一刻蚀制程中，所述牺牲层22的刻蚀速率远远大于所述支撑结构的刻蚀速率，使得当所述牺牲层22被完全去除时，所述支撑结构几乎被完全保留。
优选地，本实施例中，所述牺牲层22可以为多晶硅层，所述支撑结构的材料可以包括但不仅限于氮化硅。
作为示例，所述支撑结构包括顶层支撑层231、所述中间支撑层232及底层支撑层233，所述顶层支撑层231、所述中间支撑层232及所述底层支撑层233上下相隔有间距，且均位于所述牺牲层22内。
在步骤3)中，请参阅图1中的s3步骤及图4，于所述交替叠置的牺牲层22及支撑结构的上表面形成图形化掩膜层24，所述图形化掩膜层24具有多个开孔241，用于定义电容孔的位置及形状。
作为示例，首先，在所述交替叠置的牺牲层22及支撑结构的上表面形成光刻胶作为掩膜层，当然，在其他示例中也可以形成其他材料的掩膜层(譬如，氮化硅硬掩膜层等等)；然后，采用光刻工艺将所述掩膜层图形化，以得到具有所述开孔241的所述图形化掩膜层24。
作为示例，所述开口241可以沿所述图形化掩膜层24的表面呈六方阵列排布。
在步骤4)中，请参阅图1中的s4步骤及图5，依据所述图形化掩膜层24刻蚀所述支撑结构及所述牺牲层22，以在所述支撑结构及所述牺牲层22内形成电容孔25。
作为示例，步骤4)的具体方法为：依据所述图形化掩膜层24采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合的工艺刻蚀所述支撑结构及所述牺牲层22，以在所述支撑结构及所述牺牲层22内形成上下贯通的所述电容孔25，所述电容孔25暴露出所述焊盘211，如图11所示；
在步骤5)中，请参阅图1中的s5步骤及图6，于所述电容孔25内形成下电极层26，所述支撑结构连接所述下电极层26。
作为示例，首先，采用原子层沉积工艺(atomiclayerdeposition)或等离子蒸气沉积工艺(chemicalvapordeposition)于所述电容孔25的侧壁及底部，以及所述牺牲层22的上表面沉积下电极材料层，所述下电极材料层的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(titaniumnitride)，硅化钛(titaniumsilicide)，硅化镍(titaniumsilicide)，硅氮化钛(tisixny)，优选地，本实施例中，所述下电极材料层的材料为氮化钛；然后，再采用刻蚀工艺去除位于所述牺牲层22上表面的所述下电极材料层，保留的位于所述电容孔25的侧壁及底部的所述下电极材料层即为所述下电极层26。
作为示例，所述下电极层26的底部下表面结合于所述焊盘211。
在步骤6)中，请参阅图1中的s6步骤及图7至图9，去除所述牺牲层22，其中，所述支撑结构保留在所述半导体衬底21上。
作为示例，步骤6)包括如下步骤：
6-1)于所述顶层支撑层231内形成第一开口，所述第一开口暴露出所述牺牲层22位于所述顶层支撑层231与所述中间支撑层232之间的第一部分；
6-2)依据所述第一开口，采用湿法刻蚀工艺去除所述牺牲层22位于所述顶层支撑层231与所述中间支撑层232之间的所述第一部分，如图7所示；
6-3)于所述中间支撑层232内形成第二开口，所述第二开口暴露出所述牺牲层22位于所述中间支撑层232与所述半导体衬底21之间的第二部分；
6-4)依据所述第二开口，采用湿法刻蚀工艺去除所述牺牲层22位于所述中间支撑层232与所述半导体衬底21之间的所述第二部分，如图8及图9所示。
作为示例，步骤6-2)与步骤6-3)之间还包括于所述顶层支撑层231的上表面沉积支撑层材料的步骤，以将所述顶层支撑层231增厚。这是由于在步骤6-2)的过程中，所述顶层支撑层231会被去除一部分，为了防止后续腐蚀过程中所述顶层支撑层231被刻穿，以及确保所述上层支撑处31具有足够的支撑强度，需要在步骤6-2)与步骤6-3)之间增设于所述上层支撑处231的上表面沉积支撑层材料的步骤。
作为示例，步骤6-1)中，一个所述第一开口仅与一个所述电容孔25交叠，或者一个所述第一开口同时与多个所述电容孔25交叠(如图9所示，图9以一个所述第一开口与三个所述电容孔25交叠作为示例)；步骤6-2)中，一个所述第二开口仅与一个所述电容孔25交叠，或者一个所述第一开口同时与多个所述电容孔25交叠。
步骤7)中，请参阅图1中的s7步骤及图10至图12，于所述下电极层26的内表面及外表面形成粘附层261，其中，所述粘附层261覆盖所述下电极层26，用于提高所述下电极层26与后续形成的电容介质层之间的粘附力，防止所述下电极层26与所述电容介质层27相剥离。
作为示例，所述粘附层261可以为所述下电极层26中所含金属的金属氧化物层，譬如，当所述下电极层26的材料为氮化钛时，所述粘附层261的材料为氧化钛层。
在一示例中，可以采用物理气相沉积法于所述下电极层26的内表面及外表面形成所述粘附层261；具体的，可以将步骤6)得到的结构置于物理气相沉积工艺反应腔室内，通过溅射等工艺于所述下电极层26的内表面及外表面形成所述粘附层261。
在另一示例中，可以采用化学气相沉积法于所述下电极层26的内表面及外表面形成所述粘附层261；具体的，可以将步骤6)得到的结构置于化学气相沉积工艺反应腔室内，向所述反应腔室内通入金属源前驱体及氧源前驱体，所述金属源前驱体与所述氧源前驱体于一定的压力和温度条件下相互反应，以在所述下电极层26的内表面及外表面形成所述粘附层261。
采用上述物理气相沉积工艺或化学气相沉积工艺于所述下电极层26的内表面及外表面形成所述粘附层261之后，所述下电极层26与粘附层261结合面的局部放大图如图11所示，采用上述物理气相沉积工艺或化学气相沉积工艺于所述下电极层26的内表面及外表面形成所述粘附层261的过程中，由于所述下电极层26并不参与形成所述粘附层261的反应，又所述下电极层26的表面不能做到绝对平整，形成的所述粘附层261与所述下电极层26之间会有孔隙262存在，所述下电极层26与所述粘附层261的粘附力有限，并不能达到最佳的增加二者之间的粘附力的效果。但采用上述物理气相沉积工艺或化学气相沉积工艺于所述下电极层26的内表面及外表面形成所述粘附层261之后再执行后续步骤，仍可以在一定程度上改善电容介质层27与下电极层26之间的黏着性，从而有效避免电容介质层从下电极层26表面剥离，提高电容介质层27的可靠性，避免漏电流的异常增加。
在又一示例中，可以采用低压化学气相沉积工艺或原子层沉积工艺于所述下电极层26的内表面及外表面形成所述粘附层261；具体的，可以将步骤6)得到的结构置于低压化学气相沉积工艺反应腔室或原子层沉积工艺反应腔室，在预设压力及温度条件下向反应腔室内通入氧源前驱体，使得所述下电极层26与所述氧源前驱体反应以在所述下电极层26的外表面及内表面形成所述粘附层261，并使得所述粘附层261与所述下电极层26无孔隙结合。
作为示例，所述氧源前驱体包括o2等离子体、h2o、o2、n2o或h2o2；沉积过程中的沉积压力为0.1托～2托，沉积温度为200℃～400℃。
在又一示例中，可以采用o3氧化工艺对所述下电极层26进行氧化处理，以于所述下电极层26的内表面及外表面形成所述粘附层261，并使得所述粘附层261与所述下电极层26无孔隙结合。具体的，可以将步骤6)得到的结构置于o3环境中，于一定温度条件下使得所述下电极层26与o3发生反应，以在所述下电极层26的外表面及内表面形成所述粘附层261。以所述下电极层26为氮化钛为例，在o3氧化工艺中会发生如下反应：
tin(s)+o3(g)→tio2(s)+no(s)
具体的，可以将步骤6)得到的结构中置于一反应腔室，所述反应腔室内通入有o3，所述反应腔室内的压力设定为0.1托～2托，于200℃～400℃的处理温度下使得所述氮化钛下电极层与所述o3发生反应以在所述氮化钛下电极层的外表面及内表面形成氧化钛作为所述粘附层261。
作为示例，由于上述采用低压化学气相沉积工艺、原子层沉积工艺或o3氧化工艺于所述下电极层26的内表面及外表面形成所述粘附层261的过程中所述下电极层26均作为形成所述粘附层261的金属源参与反应，在形成所述粘附层261的过程中，所述下电极层26会被消耗掉，为了确保不影响所述下电极层26的性能，在形成所述粘附层261的过程中，消耗掉的所述下电极层26的厚度小于步骤5)中形成的所述下电极层26的初始厚度的40％；更为优选地，，消耗掉的所述下电极层26的厚度为步骤5)中形成的所述下电极层26的初始厚度的10％、20％或30％等等。
采用低压化学气相沉积工艺、原子层沉积工艺或o3氧化工艺于所述下电极层26的内表面及外表面形成所述粘附层261之后，所述下电极层26与粘附层261结合面的局部放大图如图12所示，虽然所述下电极层26的表面不能做到绝对平整，由于在采用低压化学气相沉积工艺、原子层沉积工艺或o3氧化工艺于所述下电极层26的内表面及外表面形成所述粘附层261的过程中，所述下电极层26作为形成所述粘附层261的金属源参与反应，形成的所述粘附层261致密性更高，所述粘附层261与所述下电极层26之间无孔隙结合，二者的贴合更紧密，黏着性更好，从而进一步大大降低后续形成的电容介质层27从所述下电极层26表面剥离，提高电容介质层27的可靠性，避免漏电流的异常增加。
在步骤8)中，请参阅图1中的s8步骤及图13至图15，于所述粘附层261的内表面及外表面形成电容介质层27，其中，所述电容介质层27覆盖所述粘附层261。
作为示例，所述电容介质层27的材料可以选用为高k介质材料，以提高单位面积电容器的电容值，其包括zrox(氧化锆)、hfox、zrtiox、ruox、sbox、alox中的一种或上述材料所组成群组中的两种以上所形成的叠层，优选地，本实施例中，所述电容介质层27的材料为zrox。
形成所述电容介质层27之后，所述下电极层26、所述粘附层261及所述电容介质层27结合面的局部放大图如图14及图15所示。
在步骤9)中，请参阅图1中的s9步骤及图16，于所述电容介质层27的外表面形成上电极层28，其中，所述上电极层28覆盖所述电容介质层27。
作为示例，所述上电极层28的材料可以包括钨、钛、镍、铝、铂、氮化钛、n型多晶硅、p型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层；优选地，本实施例中，所述上电极层28的材料为氮化钛。
实施例二
请结合实施例一继续参阅图16，本实施例还提供一种电容器阵列结构，所述电容器阵列结构可以采用但不仅限于实施例一中所述的电容器阵列结构的制造方法制造而得到，所述电容器阵列结构包括下电极层26、粘附层261、电容介质层27及上电极28，其中，所述下电极层26位于所述半导体衬底21上；所述粘附层261覆盖于所述下电极层26的内表面及外表面，用于提高所述下电极层26与所述电容介质层27之间的粘附力，以防止所述下电极层26与所述电容介质层27相剥离；所述电容介质层27覆盖于所述粘附层261的内表面及外表面；及，所述上电极层28覆盖于所述电容介质层27的外表面。
作为示例，所述半导体衬底21中形成有内存数组结构，所述内存数组结构包括有多个焊盘211，所述焊盘211的上表面接合于所述下电极层26的下表面。所述内存数组结构还包括有晶体管字符线(wordline)及位线(bitline)，所述焊盘211电性连接所述内存数组结构内的晶体管源极。
作为示例，所述焊盘211可以但不仅限于呈六方阵列排布，与后续制作的电容器阵列结构的排布相对应。
所述焊盘211之间通过间隔层进行隔离，所述间隔层的材料可以为氮化硅(sin)、氧化硅(sio2)、氧化铝(al2o3)中的任意一种或任意两种以上的组合，在本实施例中，所述间隔层的材料选用为sin。
作为示例，所述下电极层26的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(titaniumnitride)，硅化钛(titaniumsilicide)，硅化镍(titaniumsilicide)，硅氮化钛(tisixny)；优选地，本实施例中，所述下电极层26的材料为氮化钛。
作为示例，所述粘附层261可以为但不仅限于氧化钛。所述粘附层261的厚度与所述下电极层26的厚度之比小于2:3。
作为示例，所述电容器阵列结构还包括支撑结构，所述支撑结构形成于所述半导体衬底21上并连接所述下电极层26；所述支撑结构包括顶层支撑层231、所述中间支撑层232及底层支撑层233，所述顶层支撑层231、所述中间支撑层232及所述底层支撑层233上下相隔有间距，其均位于所述牺牲层22内。具体的，所述顶支撑层231连接所述下电极层26的开口外围，且垂直于所述下电极层26的u形侧壁延伸方向，所述中间支撑层232连接所述下电极层26的中间部位，所述底层支撑层233连接所述下电极层26的底部外围。
作为示例，所述顶层支撑层231、所述中间支撑层232及所述底层支撑层233的材料均可以为氮化硅层。
作为示例，所述电容介质层27的材料包括高k介质材料，以提高单位面积电容器的电容值，其包括zrox(氧化锆)、hfox、zrtiox、ruox、sbox、alox中的一种或上述材料所组成群组中的两种以上，优选地，本实施例中，所述电容介质层27的材料为zrox；所述电容器阵列的厚度为1μm～1.5μm。
作为示例，所述粘附层261的阳离子元素取自于所述下电极层26的表面金属元素而自生成，所述粘附层261的阴离子元素不相同所述下电极层26的阴离子元素，使所述粘附层261与所述下电极层26之间为无孔隙结合。
作为示例，所述粘附层261的阴离子元素相同于所述电容介质层27的阴离子元素。
所述下电极层26、粘附层261及所述电容介质层27结合面的局部放大图如图15所示，虽然所述下电极层26的表面不能做到绝对平整，由于在采用低压化学气相沉积工艺、原子层沉积工艺或o3氧化工艺于所述下电极层26的内表面及外表面形成所述粘附层261的过程中，所述下电极层26作为形成所述粘附层261的金属源参与反应，形成的所述粘附层261致密性更高，所述粘附层261与所述下电极层26之间无孔隙结合，二者的贴合更紧密，黏着性更好，从而进一步大大降低后续形成的电容介质层27从所述下电极层26表面剥离，提高电容介质层27的可靠性，避免漏电流的异常增加。
作为示例，所述上电极层28的材料可以包括钨、钛、镍、铝、铂、氮化钛、n型多晶硅、p型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层；优选地，本实施例中，所述上电极层28的材料为氮化钛。
作为示例，所述支撑结构的边缘为帘幕波浪形，且所述支撑结构的角隅为圆弧形；具体的，可以仅为所述顶层支撑层231的边缘为帘幕波浪形，且所述顶层支撑层231的角隅为圆弧形，也可以所述顶层支撑层231、所述中间支撑层232及所述底层支撑层233的边缘均为帘幕波浪形，且角隅均为圆弧形。将所述支撑结构的边缘设置为帘幕波浪形，可以改善不同材料层堆叠的应力问题，可以提高器件的可靠性。
实施例三
本实施例还提供一种半导体存储器件结构，所述半导体存储器件结构包括如实施例二中所述的电容器阵列结构，所述电容器阵列结构的具体结构请参阅实施例二，此处不再累述。
作为示例，所述半导体存储器件结构可以为但不仅限于动态随机存储器(dram)。
综上所述，本发明的电容器阵列结构及其制造方法，所述电容器阵列结构设置于半导体衬底上，所述电容器阵列结构包括下电极层、粘附层、电容介质层及上电极，其中，所述下电极层位于所述半导体衬底上；所述粘附层覆盖于所述下电极层的内表面及外表面，用于提高所述下电极层与所述电容介质层之间的粘附力，防止所述下电极层与所述电容介质层相剥离；所述电容介质层覆盖于所述粘附层的内表面及外表面；及，所述上电极层覆盖于所述电容介质层的外表面。本发明的电容器阵列结构通过在下电极层与电容介质层之间设置粘附层，可以改善电容介质层与下电极层之间的黏着性，从而有效避免电容介质层从下电极层表面剥离，提高电容介质层的可靠性，避免漏电流的异常增加；本发明的电容器阵列结构的制造方法通过采用低压化学气相沉积工艺、原子层沉积工艺或o3氧化工艺在下电极层表面形成粘附层，相较于其他工艺，在下电极层表面形成的粘附层的致密性更高，粘附层与下电极层可以无孔隙贴合，二者的黏着性更好，从而进一步大大降低电容介质层从下电极层表面剥离的风险，提高电容介质层的可靠性，避免漏电流的异常增加。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。