一种高强度的裸芯片的制作方法

本实用新型涉及电路板制造技术领域，具体涉及一种高强度的裸芯片。

背景技术：

常规的电源电子模块中，电源半导体芯片，例如MOSFET或IGBT芯片通常采用引线键合方式与基板连接。然而，由于其较长的互连尺寸，在开关电源中容易产生较大的应力和较大的电磁干扰(EMI)噪声。另外，随着电力电子半导体器件的快速发展，开关频率越来越高，装置体积进一步减小，寄生参数对电源性能和可靠性的影响也越来越显著，器件的功耗也越来越大。将电源芯片直接埋入印刷线路板内部，可以有效解决以上问题。

但是，电源芯片(裸芯片)，通常为硅质的芯片，比较脆弱，在电路板生产工艺中，容易破碎。

技术实现要素：

本实用新型要解决的技术问题是：本实用新型提供一种高强度的裸芯片，裸芯片不易破损，能够适应埋入式电路板的生产要求。

一种高强度的裸芯片，一面为铝电极，另一面为非铝电极，还包括基体层，铝电极和非铝电极分别设置于基体层的两侧，基体层设置有纵横交错的加强筋；基体层的2根以上的加强筋从基体层的周侧伸出呈支撑臂状。

优选的，加强筋从基体层的中部向周侧的外部伸出，加强筋为金属制成的加强筋。

优选的，铝电极至少包括三层金属层：铝层、金层、铝层，金层位于中间层，金层的厚度在5um以上。

优选的，金层与底层铝层和上层铝层的交界面分别设置有凹凸度为1～2um的凹坑和凸起，铝层的铝和金层的金交错填平凹坑和凸起；

金层与上层铝层交界处的金的晶粒直径为5～100nm，其中，晶粒直径为5～10nm的晶粒的体积分数在3％以上；

金层与底层铝层交界处的铝的晶粒直径为15～100nm，其中，晶粒直径为10～15nm的晶粒的体积分数在5％以上。

优选的，金层与上层铝层交界处的厚度为2～2.5um。

优选的，中间金层与底层铝层交界处的厚度为2～2.5um。

优选的，基体层的主体材料为硅。

优选的，加强筋为铜与硅的化合物制成的加强筋。

本实用新型还提供了一种埋入式电路板。

优选的，电路板内埋入有高强度的裸芯片，裸芯片包括基体层和位于基体层两侧面的铝电极和非铝电极，基体层设置有纵横交错的加强筋；基体层的2根以上的加强筋从基体层的周侧伸出呈支撑臂状；电路板的至少一部分电路与铝电极，或非铝电极连通。

优选的，加强筋从基体层的中部向周侧的外部伸出，加强筋为金属制成的加强筋。

优选的，铝电极至少包括三层金属层：铝层、金层、铝层，金层位于中间层，金层的厚度在5um以上。

优选的，金层与底层铝层和上层铝层的交界面分别设置有凹凸度为1～2um的凹坑和凸起，铝层的铝和金层的金交错填平凹坑和凸起；

金层与上层铝层交界处的金的晶粒直径为5～100nm，其中，晶粒直径为5～10nm的晶粒的体积分数在3％以上；

金层与底层铝层交界处的铝的晶粒直径为15～100nm，其中，晶粒直径为10～15nm的晶粒的体积分数在5％以上。

优选的，金层与上层铝层交界处的厚度为2～2.5um。

优选的，高强度的裸芯片嵌入电路板的芯材的通孔内，通孔周侧开设有槽，呈支撑臂状的加强筋设置于槽内。

优选的，裸芯片与通孔的周侧的间隙为30～100um；裸芯片与通孔的周侧的间隙填充有电镀铜。

优选的，呈支撑臂状的加强筋与槽的周侧的间隙为30～100um；呈支撑臂状的加强筋与槽的周侧的间隙填充有电镀铜。

优选的，非铝电极为铜电极、金电极或镍钯金电极。

本实用新型的有益效果是：一种高强度的裸芯片，一面为铝电极，另一面为非铝电极，还包括基体层，铝电极和非铝电极分别设置于基体层的两侧，基体层设置有纵横交错的加强筋；基体层的2根以上的加强筋从基体层的周侧伸出呈支撑臂状。本实用新型提供一种高强度的裸芯片，在传统硅质基体层裸芯片基体层内设置加强筋，从而使得裸芯片不易破损，能够适应埋入式电路板的生产要求。本实用新型还提供了包含上述裸芯片的电路板。

附图说明

下面结合附图对本实用新型的高强度的裸芯片作进一步说明。

图1是本实用新型一种高强度的裸芯片的结构示意图。

图2是本实用新型一种埋入式电路板的结构示意图。

具体实施方式

下面结合附图1～2对本实用新型一种高强度的裸芯片作进一步说明。

一种高强度的裸芯片，一面为铝电极1，另一面为非铝电极2，还包括基体层3，铝电极1和非铝电极2分别设置于基体层3的两侧，基体层3设置有纵横交错的加强筋4；基体层3的2根以上的加强筋4从基体层3的周侧伸出呈支撑臂状。

本实施例中，加强筋4从基体层3的中部向周侧的外部伸出，加强筋4为金属制成的加强筋4。

本实施例中，铝电极1至少包括三层金属层：底层铝层11、中间金层12、上层铝层13，中间金层12位于中间层，中间金层12的厚度在5um以上。

本实施例中，中间金层12与底层铝层11和上层铝层13的交界面分别设置有凹凸度为1～2um的凹坑和凸起，底层铝层11的铝和中间金层12的金交错填平凹坑和凸起；

中间金层12与上层铝层11交界处的金的晶粒直径为5～100nm，其中，晶粒直径为5～10nm的晶粒的体积分数在3％以上；

中间金层12与上层铝层13交界处的铝的晶粒直径为15～100nm，其中，晶粒直径为10～15nm的晶粒的体积分数在5％以上。

本实施例中，中间金层12与上层铝层11交界处的厚度为2～2.5um；中间金层12与上层铝层13交界处的厚度为2～2.5um。

本实施例中，中间金层与底层铝层交界处的厚度为2～2.5um。

本实施例中，基体层的主体材料为硅。

本实施例中，加强筋为铜与硅的化合物制成的加强筋。

本实用新型还提供了一种埋入式电路板。

本实施例中，电路板内埋入有高强度的裸芯片，裸芯片包括基体层3和位于基体层3两侧面的铝电极1和非铝电极2，基体层3设置有纵横交错的加强筋4；基体层3的2根以上的加强筋4从基体层3的周侧伸出呈支撑臂状；电路板的至少一部分电路与铝电极1，或非铝电极2连通。

本实施例中，加强筋4从基体层3的中部向周侧的外部伸出，加强筋4为金属制成的加强筋4。

本实施例中，铝电极1至少包括三层金属层：底层铝层11、中间金层12、上层铝层13，中间金层12位于中间层，中间金层12的厚度在5um以上。

本实施例中，中间金层12与底层铝层11和上层铝层13的交界面分别设置有凹凸度为1～2um的凹坑和凸起，底层铝层11的铝和中间金层12的金交错填平凹坑和凸起；

中间金层12与上层铝层11交界处的金的晶粒直径为5～100nm，其中，晶粒直径为5～10nm的晶粒的体积分数在3％以上；

中间金层12与上层铝层13交界处的铝的晶粒直径为15～100nm，其中，晶粒直径为10～15nm的晶粒的体积分数在5％以上。

本实施例中，中间金层12与底层铝层11交界处的厚度为2～2.5um。

本实施例中，高强度的裸芯片嵌入电路板的芯材的通孔内，通孔周侧开设有槽，呈支撑臂状的加强筋4设置于槽内。

本实施例中，裸芯片与通孔的周侧的间隙为30～100um；裸芯片与通孔的周侧的间隙填充有电镀铜。

本实施例中，呈支撑臂状的加强筋4与槽的周侧的间隙为30～100um；呈支撑臂状的加强筋4与槽的周侧的间隙填充有电镀铜。

本实施例中，非铝电极2为铜电极、金电极或镍钯金电极。

本实用新型的不局限于上述实施例，本实用新型的上述各个实施例的技术方案彼此可以交叉组合形成新的技术方案，另外凡采用等同替换形成的技术方案，均落在本实用新型要求的保护范围内。