本实用新型属于半导体器件的技术领域，涉及一种功率IGBT器件及其制造方法。
背景技术：
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,简称IGBT)，因其大电流导通压降低，广泛应用于各种大电流开关转换中，例如新能源车电控系统逆变器采用的主流功率器件就是IGBT。该应用对于IGBT的开关损耗特别高，对应的IGBT关键参数为导通压降Vce及Eoff，同时该应用对短路安全工作有很高的要求，对应IGBT的关键参数为短路承受时间Tsc。实际应用中，我们的目标是获得尽可能低的Vce和Eoff，以及更长的Tsc。其中为了获取更低的 Vce可以通过增加沟道密度，降低漂移区电阻率，设置载流子存储层来实现；降低Eoff可以通过降低背面集电极注入效率，加快载流子抽取速度等措施来实现； Tsc与饱和电流成反方向关系，饱和电流越大，能够承受的Tsc越短。
例如，专利US9299819B2提出通过降低沟道密度来降低饱和电流，提高Tsc；通过设置分裂栅降低沟槽间漂移区电阻率，同时设置载流子存储层，从而降低 Vce。随着应用的要求越来越高，对Vce及Eoff降低幅度要求越来越高，同时对短路安全工作区要求也越来越高，专利US9299819B2所提供的方法面临越来越多的挑战，因此如何进一步降低功率IGBT器件导通损耗和开关损耗，同时进一步提高短路安全工作区成为本技术领域技术人员的重要研究方向。
技术实现要素：
本实用新型所要解决的技术问题是实现一种降低Vce和Eoff，同时进一步提高Tsc的IGBT器件。
为了实现上述目的，本实用新型采用的技术方案为：一种IGBT器件，在所述IGBT器件的发射极的俯视平面上，包括位于半导体基板的元胞区和终端保护区，所述终端保护区位于元胞区的外圈，且终端保护区环绕包围元胞区，所述元胞区内包括若干规则排布且相互平行并联设置的元胞，在所述IGBT器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第二主面上方设有一层第二导电类型集电极区，所述第二导电类型集电极区上方设有第一导电类型场终止层，所述元胞区内的元胞设有沟槽结构，所述元胞沟槽由第一主面经第二导电类型阱层延伸至半导体基板内的第一导电类型外延层内，所述元胞沟槽内填充有栅极导电多晶硅，所述栅极导电多晶硅覆盖至元胞沟槽槽口附近的第一主面上方，形成T型槽栅导电多晶硅，所述T型槽栅导电多晶硅与第一主面以及元胞沟槽内壁之间均设有绝缘栅氧化层。
相邻元胞沟槽的侧壁上方设有第一导电类型发射极区，第一导电类型发射极区位于第二导电类型阱层的上部，P+层位于第二导电类型阱层下方，所述第二导电类型阱层、P+层与第一导电类型外延层之间均设有载流子存储层，所述元胞沟槽与第二主面之间的第一导电类型外延层内设有P柱，所述P柱位于元胞沟槽底部正下方，P柱深度最深可以深入第一导电类型场终止层，但不能穿过第一导电类型场终止层与第二导电类型集电极区电接触。
所述T型槽栅导电多晶硅上覆盖有绝缘介质层，所述绝缘介质层上方设有金属连线，所述金属连线穿过绝缘介质层上的接触孔与P+层和第一导电类型发射极区接触，所述T型槽栅导电多晶硅与金属连线之间通过引线孔及位于引线孔内的填充金属连接，所述金属连线上方设有设置有钝化层，所述钝化层上设有裸露金属连线的金属线窗口。
所述第一导电类型场终止层的掺杂浓度大于或等于第一导电类型外延层的掺杂浓度。
所述第一导电类型外延层至少包括一层外延层结构。
本实用新型采用多晶硅栅，延长了沟道长度，降低了饱和电流，从而提高了Tsc，增加了短路电流安全工作区，此外，本实用新型沟槽下方采用超结结构，可以降低漂移区电阻率，从而降低Vce。同时在器件关断时，因超结结构可以加速载流子抽取速度，从而降低Eoff。
附图说明
下面对本实用新型说明书中每幅附图表达的内容及图中的标记作简要说明：
图1-15为实施例1的IGBT器件生产示意图；
图16-23为实施例2的IGBT器件生产示意图
上述图中的标记均为：1、第二导电类型集电极区；2、第一导电类型场终止层； 3、第一导电类型外延层；4、P柱；5、元胞沟槽；6、绝缘栅氧化层；7、T型槽栅导电多晶硅；8、载流子存储层；9、第一导电类型发射极区；10、第二导电类型阱层；11、P+层；12、绝缘介质层；13、接触孔；14、金属连线；15、第一主面；16、第二主面；17、第一氧化层；18、第二氧化层；19、第二导电类型深结；20、硬掩膜层；21、硬掩膜窗口；22、第三氧化层；23、第一金属层；24、第二金属层；25、钝化层；26、金属线窗口；27、第一外延层；28、第二外延层；29、第三外延层；30、第四外延层；31、第五外延层。
具体实施方式
实施例1：
在功率IGBT器件的俯视平面上，包括位于半导体基板中心区的元胞区及位于元胞区外圈的终端保护区，其中终端保护区包围环绕元胞区，元胞区内包括若干规则排布且相互并联连接的元胞。
如图15，只表示了功率IGBT器件的元胞区结构，功率IGBT器件可以采用现有常规的终端保护区结构。在功率IGBT器件的截面上，半导体基板包括第二导电类型集电极极区及位于所述第二导电类型集电极区1上方的第一导电类型场终止层2与第一导电类型外延层3，第一导电类型外延层3邻接第二导电类型集电极区1，第一导电类型场终止延层的掺杂浓度大于第一导电类型外延层3 的掺杂浓度。半导体基板具有两个相对应的主面，两个主面分别为第一主面15 与第二主面16；第一导电类型外延层3的表面形成第一主面15，第二导电类型集电极区1的表面形成第二主面16，第一主面15与第二主面16相对应分布，第一导电类型外延层3内的上部设有第二导电类型阱层10和P+层11。
在功率IGBT器件的截面上，元胞区内的元胞采用沟槽结构，元胞沟槽5位于第一外延层上方，且元胞沟槽5在第二导电类型阱层10内从第一主面15向第二主面16的方向延伸，且元胞沟槽5的槽底延伸到第二导电类型阱层10下方的第一导电类型外延层3内。元胞沟槽5内设有栅极导电多晶硅，导电多晶硅体覆盖原胞沟槽槽口，导电多晶硅向槽口顶部两侧或一侧伸出适当距离，形成T型槽栅导电多晶硅7。T型槽栅导电多晶硅7位于元胞沟槽5内的上部，且 T型槽栅导电多晶硅7与元胞沟槽5侧壁间及第一主面15间设有绝缘栅氧化层 6，所述绝缘栅氧化层6生长于相应的元胞沟槽5的侧壁上及第一主面15上。T 型槽栅导电多晶硅7上部的外侧设有第一导电类型发射极区9，所述第一导电类型发射极区9位于第二导电类型阱层10的上部。
在功率IGBT器件的截面上，T型槽栅导电多晶硅7上方由绝缘介质层12覆盖，所述T型槽栅导电多晶硅7的两侧设有接触孔13，所述接触孔13从绝缘介质层12的表面延伸到P+层11内，且接触孔13穿过相应的第一导电类型发射极区9。绝缘介质层12上淀积有金属连线14，所述金属连线14覆盖于绝缘介质层12上，并填充于接触孔13内。金属连线14与第一导电类型发射极区9及P+ 层11欧姆。T型槽栅导电多晶硅7与金属连线14间的连接可以通过引线孔及位于引线孔内的填充金属连接。在金属连线14上还可以设置钝化层25，所述钝化层25是由二氧化硅层及氮化硅层的叠加。
上述结构的功率IGBT器件，可以通过下述工艺步骤实现：
a、提供具有两个相对主面的半导体基板；
b、如图1所示，在半导体基板的第一主面15上生长第一氧化层17，即注入屏蔽层，一般为250A到500A，然后注入第一导电类型杂质，杂质一般为磷，通过退火形成载流子存储层8；
c、如图2所示，在半导体基板的第一主面15上制作光刻胶，通过光刻定义出元胞区和终端区需要注入的区域后，注入第二导电类型杂质，杂质一般为硼，去除光刻胶后，通过退火形成第二导电类型深结19；
d、如图3所示，在半导体基板的第一主面15上去除第一氧化层17后生长第二氧化层18，即场氧化层，一般场氧化层厚度为5000A-20000A；制作光刻胶，定义出第二氧化层18需要刻蚀的区域进行光刻，如图4所示，然后通过刻蚀去除定义区域的第二氧化层18；
e、如图5所示，在半导体基板的第一主面15上淀积硬掩膜层20，并选择性地掩蔽和刻蚀所述硬掩膜层20，如图6所示，在半导体基板的第一主面15上形成沟槽刻蚀的硬掩膜窗口21；
f、如图7所示，利用上述硬掩膜窗口21，在第一主面15上通过干法刻蚀半导体基板，在半导体基板的外延层上方形成沟槽，所述沟槽包括元胞沟槽5；
g、如图8所示，利用硬掩膜层20作为注入屏蔽层，注入一次第二导电类型杂质，注入一般多次不同能量不同剂量的注入，注入后通过推结在元胞沟槽5 下方形成P柱4；
h、在上述半导体基板第一主面15上制作光刻胶，通过光刻定义出需要注入的P阱区，注入第二导电类型杂质，杂质一般为硼，然后去除光刻胶，通过退火形成第二导电类型阱层10；
i、如图9所示，去除硬掩膜层20，在上述半导体基板的第一主面15上生长第三氧化层22，即牺牲氧化层，然后通过湿法刻蚀去除牺牲氧化层，继续在上述半半导体基板的第一主面15上生长绝缘栅氧化层6，绝缘栅氧化层6覆盖于第一主面15上，并覆盖于元胞沟槽5的侧壁及底部表面，且在元胞沟槽5内形成多晶硅淀积槽；
j、如图10所示，在上述半导体基板的第一主面15上淀积导电多晶硅体材料层，制作光刻胶，通过光刻定义出导电多晶硅需要去除的区域后，通过刻蚀去除导电多晶硅，形成T型槽栅导电多晶硅7；
k、如图11所示，在上述半导体基板的第一主面15上，制作光刻胶，进行发射极区光刻，并注入第一导电类型杂质离子，杂质一般为砷或磷，去除光刻胶后通过推结形成第一导电类型发射极区9；
l、在上述半导体基板的第一主面15上淀积绝缘介质层12，绝缘介质层12 覆盖于半导体基板的第一主面15；
m、对上述绝缘介质层12进行接触孔13光刻和刻蚀，在元胞导电多晶硅栅的两侧均形成接触孔13，注入第二导电类型杂质并退火形成P+层11；
n、如图12所示，在上述绝缘介质层12上淀积第一金属层23，所述第一金属层23盖于绝缘介质层12上，并填充于接触孔13内，制作光刻胶，定义出需要去除的第一金属层23区域，通过刻蚀形成金属连线14；金属连线14与第一导电类型发射极区及P+层11形成欧姆接触；
o、如图13所示，在金属连线14上淀积钝化层25，钝化层25一般包括淀积于金属连线14上的二氧化硅层及位于所述二氧化硅层上的氮化硅层；在钝化层25上制作光刻胶，定义出钝化层25去除区，通过干法刻蚀形成所述金属线窗口26；
p、如图14所示，在上述半导体第二主面16减薄到一定厚度后，在第二主面16上注入第一导电类型杂质，杂质一般为磷，然后通过退火形成第一导电类型场终止层2；
q、在第二主面16上注入第二导电类型杂质，杂质一般为硼，然后通过退火形成第二导电类型集电极区1；
r、如图15所示，在第二主面16上通过蒸发或溅射第二金属层24，第二金属层24一般为Al-Ti-Ni-Ag,第二金属层24与第二导电类型集电极区1形成欧姆接触。
实施例2：
如图16-23所示，在所述功率IGBT器件的俯视平面上，包括位于半导体基板中心区的元胞区及位于所述元胞区外圈的终端保护区，所述终端保护区包围环绕元胞区，所述元胞区内包括若干规则排布且相互并联连接的元胞。
功率IGBT器件可以采用现有常规的终端保护区结构，在所述功率IGBT器件的截面上，所述半导体基板包括第二导电类型集电极极区及位于所述第二导电类型发射极区上方的第一导电类型场终止层2、第一外延层27、第二外延层 28、第三外延层29、第四外延层30及第五外延层31，第一外延层27邻接第二导电类型集电极区1，第一导电类型场终止延层的掺杂浓度大于第一外延层27 的掺杂浓度。
半导体基板具有两个相对应的主面，两个主面分别为第一主面15与第二主面16，第五外延层31的表面形成第一主面15，第二导电类型漏极区的表面形成第二主面16，第一主面15与第二主面16相对应分布，第五外延层31内的上部设有第二导电类型阱层10和P+层11。
在功率IGBT器件的截面上，元胞区内的元胞采用沟槽结构，所述元胞沟槽 5位于第五外延层上方，且元胞沟槽5在第二导电类型阱层10内从第一主面15 向第二主面16的方向延伸，且元胞沟槽5的槽底延伸到第二导电类型阱层10 下方的第五外延层内。元胞沟槽5内设有栅极导电多晶硅，导电多晶硅体覆盖原胞沟槽槽口，导电多晶硅向槽口顶部两侧或一侧伸出适当距离，形成T型槽栅导电多晶硅7。T型槽栅导电多晶硅7位于元胞沟槽5内的上部，且T型槽栅导电多晶硅7与元胞沟槽5侧壁间及第一主面15间设有绝缘栅氧化层6，绝缘栅氧化层6生长于相应的元胞沟槽5的侧壁上及第一主面15上。T型槽栅导电多晶硅7上部的外侧设有第一导电类型发射极区9，第一导电类型发射极区9位于第二导电类型阱层10的上部。
在功率IGBT器件的截面上，T型槽栅导电多晶硅7上方由绝缘介质层12覆盖，所述T型槽栅导电多晶硅7的两侧设有接触孔13，接触孔13从绝缘介质层 12的表面延伸到P+层11内，且接触孔13穿过相应的第一导电类型发射极区9。绝缘介质层12上淀积有金属连线14，所述金属连线14覆盖于绝缘介质层12上，并填充于接触孔13内。金属连线14与第一导电类型发射极区9及P+层11欧姆。 T型槽栅导电多晶硅7与金属连线14间的连接可以通过引线孔及位于引线孔内的填充金属连接。在金属连线14上还可以设置钝化层25，钝化层25是由二氧化硅层及氮化硅层的叠加。
上述结构的功率IGBT器件，可以通过下述工艺步骤实现：
a、提供包含第二主面16及第一外延层27的半导体基板，
b、如图16所示，第一外延层27上制作光刻胶，通过光刻定义出P柱4注入区域后，注入第二导电类型杂质，一般杂质为硼，然后去除光刻胶；
c、如图17所示，第一外延层27上生长第二外延层28，然后再第二外延层 28上制作光刻胶，通过光刻定义出P柱4注入区域后，注入第二导电类型杂质，一般杂质为硼，然后去除光刻胶；
d、如图18所示，第二外延层28上生长第三外延层29，然后再第三外延层 29上制作光刻胶，通过光刻定义出P柱4注入区域后，注入第二导电类型杂质，一般杂质为硼，然后去除光刻胶；
e、如图19所示，第三外延层29上生长第四外延层30，然后再第四外延层 30上制作光刻胶，通过光刻定义出P柱4注入区域后，注入第二导电类型杂质，一般杂质为硼，然后去除光刻胶；
f、如图20所示，第四外延层30上生长第五外延层31，第五外延层31的表面形成半导体的第一主面15，然后通过推结形成P柱4；
g、如图21所示，在半导体基板的第一主面15上生长第一氧化层17，即注入屏蔽层，一般为250A到500A，然后注入第一导电类型杂质，杂质一般为磷，通过退火形成载流子存储层8；
h、如图22所示，在半导体基板的第一主面15上制作光刻胶，通过光刻定义出元胞区和终端区需要注入的区域后，注入第二导电类型杂质，杂质一般为硼，去除光刻胶后，通过退火形成第二导电类型深结19；
i、在上述半导体基板第一主面15上制作光刻胶，通过光刻定义出需要注入的P阱区，注入第二导电类型杂质，杂质一般为硼。然后去除光刻胶，通过退火形成第二导电类型阱层10；
j、在半导体基板的第一主面15上去除第一氧化层17后生长第二氧化层18，即场氧化层，一般场氧化层厚度为5000A-20000A；制作光刻胶，定义出第二氧化层18需要刻蚀的区域进行光刻，然后通过刻蚀去除定义区域的第二氧化层18；
k、在半导体基板的第一主面15上淀积硬掩膜层20，并选择性地掩蔽和刻蚀所述硬掩膜层20，在半导体基板的第一主面15上形成沟槽刻蚀的硬掩膜窗口 21；
l、如图23所示，利用上述硬掩膜窗口21，在第一主面15上通过干法刻蚀半导体基板，在半导体基板的第五外延层上方形成沟槽，所述沟槽包括元胞沟槽5；
m、去除硬掩膜层20，在上述半导体基板的第一主面15上生长第三氧化层 22，即牺牲氧化层，然后通过湿法刻蚀去除牺牲氧化层，继续在上述半半导体基板的第一主面15上生长绝缘栅氧化层6，绝缘栅氧化层6覆盖于第一主面15 上，并覆盖于元胞沟槽5的侧壁及底部表面，且在元胞沟槽5内形成多晶硅淀积槽；
n、在上述半导体基板的第一主面15上淀积导电多晶硅体材料层，制作光刻胶，通过光刻定义出导电多晶硅需要去除的区域后，通过刻蚀去除导电多晶硅，形成T型槽栅导电多晶硅7；
o、在上述半导体基板的第一主面15上，制作光刻胶，进行发射极区光刻，并注入第一导电类型杂质离子，杂质一般为砷或磷，去除光刻胶后通过推结形成第一导电类型发射极区9；
p、在上述半导体基板的第一主面15上淀积绝缘介质层12，绝缘介质层12 覆盖于半导体基板的第一主面15；
q、对上述绝缘介质层12进行接触孔13光刻和刻蚀，在元胞导电多晶硅栅的两侧均形成接触孔13，注入第二导电类型杂质并退火形成P+层11；
r、在上述绝缘介质层12上淀积第一金属层23，所述第一金属层23盖于绝缘介质层12上，并填充于接触孔13内，制作光刻胶，定义出需要去除的第一金属层23区域，通过刻蚀形成金属连线14；金属连线14与第一导电类型发射极区及P+层11形成欧姆接触。
s、在金属连线14上淀积钝化层25，钝化层25一般包括淀积于金属连线 14上的二氧化硅层及位于所述二氧化硅层上的氮化硅层；在钝化层25上制作光刻胶，定义出钝化层25去除区，通过干法刻蚀形成所述金属线窗口26；
t、在上述半导体第二主面16减薄到一定厚度后，在第二主面16上注入第一导电类型杂质，杂质一般为磷，然后通过退火形成第一导电类型场终止层2。
u、在第二主面16上注入第二导电类型杂质，杂质一般为硼，然后通过退火形成第二导电类型集电极区1。
v、在第二主面16上通过蒸发或溅射第二金属层24，第二金属层24一般为Al-Ti-Ni-Ag,第二金属层24与第二导电类型集电极区1形成欧姆接触。
本专利的工作原理：通过T型沟槽栅结构IGBT，相比普通沟槽栅结果IGBT 增加了沟道宽度，降低了饱和电流，从而提高短路安全工作区。另外通过在沟槽下方设置超结结构，在关断过程中，加速载流子抽取过程，从而降低Eoff。
上面结合附图对本实用新型进行了示例性描述，显然本实用新型具体实现并不受上述方式的限制，只要采用了本实用新型的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本实用新型的构思和技术方案直接应用于其它场合的，均在本实用新型的保护范围之内。