一种氮化镓基发光二极管外延片及其制备方法与流程

本发明涉及半导体技术领域，特别涉及一种氮化镓基发光二极管外延片及其制备方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源，led正在被迅速广泛地应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源等领域。

氮化镓(gan)具有良好的热导性能，同时具有耐高温、耐酸碱、高硬度等优良特性，使氮化镓(gan)基led受到越来越多的关注和研究。现有的氮化镓基led外延片包括衬底、缓冲层、n型半导体层、有源层和p型半导体层，缓冲层、n型半导体层、有源层和p型半导体层依次层叠在衬底上。p型半导体层用于提供进行复合发光的空穴，n型半导体层用于提供进行复合发光的电子，有源层用于进行电子和空穴的辐射复合发光，衬底用于为外延材料提供生长表面；衬底的材料通常选择蓝宝石，n型半导体层等的材料通常选择氮化镓，蓝宝石和氮化镓为异质材料，两者之间存在较大的晶格失配，缓冲层用于缓解衬底和n型半导体层之间的晶格失配。

n型半导体提供的电子数量远大于p型半导体层的空穴数量，加上电子的体积远小于空穴的体积，导致注入有源层中的电子数量远大于空穴数量。为了避免n型半导体层提供的电子迁移到p型半导体层中与空穴进行非辐射复合，通常会在有源层和p型半导体层之间设置电子阻挡层，可以阻挡电子从有源层跃迁到p型半导体层。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

电子阻挡层的材料采用氮化铝镓，理论上电子阻挡层中铝组分的含量越高，电子阻挡层的能级越高，电子阻挡能力越强。但是实际上蓝宝石和氮化镓之间晶格失配产生的应力和缺陷会随着外延生长而延伸并进行累积，延伸到电子阻挡层时累积的应力和缺陷已经比较严重，如果电子阻挡层中铝组分的含量太高，则会进一步加剧电子阻挡层中的应力和缺陷，导致电子阻挡层的晶体质量较差，造成电子阻挡层中存在漏电通道，无法有效阻挡电子跃迁到p型半导体层中与空穴进行非辐射发光。而如果电子阻挡层中铝组分的含量较低，则电子阻挡层的能级较低，同样不能有效阻挡电子跃迁到p型半导体层中与空穴进行非辐射发光，影响led的内量子效率，最终降低led的发光效率。

技术实现要素：

本发明实施例提供了一种氮化镓基发光二极管外延片及其制备方法，能够解决现有技术电子阻挡层无法有效阻挡电子跃迁到p型半导体层中与空穴进行非辐射发光，最终降低led的发光效率的问题。所述技术方案如下：

一方面，本发明实施例提供了一种氮化镓基发光二极管外延片，所述氮化镓基发光二极管外延片包括衬底、缓冲层、n型半导体层、有源层、电子阻挡层和p型半导体层，所述缓冲层、所述n型半导体层、所述有源层、所述电子阻挡层和所述p型半导体层依次层叠在所述衬底上，所述电子阻挡层包括氮化钪铝层。

可选地，所述电子阻挡层的厚度为15nm～80nm。

在本发明实施例一种可能的实现方式中，当所述电子阻挡层中氮化钪铝层的数量为一个时，所述氮化钪铝层为scxal1-xn层，0.1＜x＜0.4。

在本发明实施例另一种可能的实现方式中，当所述电子阻挡层中氮化钪铝层的数量为多个时，所述电子阻挡层还包括多个p型掺杂的氮化镓层，多个所述氮化钪铝层和多个所述氮化镓层交替层叠设置。

可选地，所述氮化钪铝层和所述氮化镓层的数量均为n个，4≤n≤10且n为整数。

优选地，一个所述氮化钪铝层和一个所述氮化镓层的厚度之和为3nm～8nm。

更优选地，所述氮化镓层的厚度为所述氮化钪铝层的厚度的1倍～4倍。

可选地，所述氮化钪铝层为scyal1-yn层，0.2＜y＜0.6。

另一方面，本发明实施例提供了一种氮化镓基发光二极管外延片的制备方法，所述制备方法包括：

提供一衬底；

在所述衬底上依次生长缓冲层、n型半导体层、有源层、电子阻挡层和p型半导体层；

其中，所述电子阻挡层包括氮化钪铝层。

可选地，所述电子阻挡层的生长温度为850℃～1080℃，所述电子阻挡层的生长压力为200torr～500torr。

本发明实施例提供的技术方案带来的有益效果是：

通过将电子阻挡层的材料从氮化铝镓改为氮化钪铝，氮化钪铝的能级较高，可以有效阻挡电子跃迁到p型半导体层中与空穴进行非辐射发光。同时氮化钪铝的晶格与氮化镓的晶格比较匹配，可以缓解蓝宝石和氮化镓之间晶格失配产生的应力和缺陷，提高电子阻挡层的晶体质量，避免电子阻挡层中产生漏电通道，不会影响电子阻挡层阻挡电子跃迁到p型半导体层中。因此，保证了电子阻挡层对电子的阻挡效果，大大减少了电子与空穴的非辐射发光，提高了led的内量子效率，进而提高led的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图；

图2是本发明实施例提供的一种电子阻挡层的结构示意图；

图3是本发明实施例提供的另一种电子阻挡层的结构示意图；

图4是本发明实施例提供的一种氮化镓基发光二极管外延片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种氮化镓基发光二极管外延片，图1为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图，参见图1，该氮化镓基发光二极管外延片包括衬底10、缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60，缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60依次层叠在衬底10上。

在本实施例中，电子阻挡层50包括氮化钪铝层。

本发明实施例通过将电子阻挡层的材料从氮化铝镓改为氮化钪铝，氮化钪铝的能级较高，可以有效阻挡电子跃迁到p型半导体层中与空穴进行非辐射发光。同时氮化钪铝的晶格与氮化镓的晶格比较匹配，可以缓解蓝宝石和氮化镓之间晶格失配产生的应力和缺陷，提高电子阻挡层的晶体质量，避免电子阻挡层中产生漏电通道，不会影响电子阻挡层阻挡电子跃迁到p型半导体层中。因此，保证了电子阻挡层对电子的阻挡效果，大大减少了电子与空穴的非辐射发光，提高了led的内量子效率，进而提高led的发光效率。

在实际应用中，氮化钪铝层中可以不掺杂，也可以掺有p型掺杂剂。当氮化钪铝层中掺有p型掺杂剂时，氮化钪铝层可以提供部分空穴，有利于空穴注入有源层中与电子进行复合发光，提高led的内量子效率，进而提高led的发光效率。

可选地，氮化钪铝层中p型掺杂剂的掺杂浓度可以为10¹⁷/cm³～10¹⁸/cm³，优选为5*10¹⁷/cm³。一方面可以提供一定数量的空穴，有利于空穴注入有源层中与电子进行辐射复合发光，提高led的内量子效率，进而提高led的发光效率；另一方面避免对led的发光效率造成负影响，比如影响p型半导体层中的空穴注入有源层、降低电子阻挡层的晶体质量等。

可选地，电子阻挡层50的厚度可以为15nm～80nm。材料采用氮化钪铝的电子阻挡层的厚度小于材料采用氮化铝镓的电子阻挡层的厚度，即电子阻挡层的厚度减小了，有利于降低led的正向电压。

图2为本发明实施例提供的一种电子阻挡层的结构示意图，参见图2，在本实施例的一种实现方式中，电子阻挡层50可以由一个氮化钪铝层51组成，即电子阻挡层50中氮化钪铝层的数量为一个。在保证电子阻挡层对电子的有效阻挡的情况下，简化实现，方便制作。

容易知道，在上述实现方式中，氮化钪铝层51的厚度可以为15nm～80nm，优选为45nm。

在上述实现方式中，氮化钪铝层51可以为scxal1-xn层，0.1＜x＜0.4，x优选为0.2。一方面可以保证电子阻挡层起到阻挡电子跃迁到p型半导体层中的作用，另一方面氮化钪铝层具有较高的体电荷密度和载流子迁移率，有利于空穴在电子阻挡层中进行横向扩展，提升空穴的注入效率，进一步提高led的内量子效率，最终提高led的发光效率。

图3为本发明实施例提供的另一种电子阻挡层的结构示意图，参见图3，在本实施例的另一种实现方式中，电子阻挡层50可以由多个氮化钪铝层51和多个p型掺杂的氮化镓层52交替层叠而成，即电子阻挡层中氮化钪铝层51的数量也可以为多个，此时电子阻挡层还包括多个p型掺杂的氮化镓层52，多个氮化钪铝层51和多个氮化镓层52交替层叠设置。将多个氮化镓层与多个氮化钪铝交替层叠设置，可以进一步提高电子阻挡层与氮化镓晶格的匹配程度，有效缓解蓝宝石和氮化镓之间晶格失配产生的应力和缺陷，使电子阻挡层的晶体质量，尽可能避免电子阻挡层中产生漏电通道，电子阻挡层可以有效阻挡电子跃迁到p型半导体层中。

在上述实现方式中，氮化钪铝层51和氮化镓层52的数量可以均为n个，4≤n≤10且n为整数。在保证电子阻挡层的晶体质量较好的情况下，尽可能减少电子阻挡层中各个子层的数量(即氮化钪铝层和氮化镓层的数量)，简化实现，方便制作。

进一步地，一个氮化钪铝层51和一个氮化镓层52的厚度之和可以为3nm～8nm，优选为6nm，以配合氮化钪铝层和氮化镓层的数量，使电子阻挡层整体的厚度在合适的范围内。

更进一步地，氮化镓层52的厚度可以为氮化钪铝层51的厚度的1倍～4倍，优选为3倍。一方面氮化镓层的厚度较大，与有源层和p型半导体层的晶格比较匹配，可以提高电子阻挡层的晶体质量，保证氮化钪铝层对电子的阻挡效果；另一方面氮化钪铝层的厚度与氮化镓层的厚度相差不大，可以有效阻挡电子跃迁到p型半导体层中与电子进行非辐射复合。

在上述实现方式中，氮化钪铝层51可以为scyal1-yn层，0.2＜y＜0.6，y优选为0.4。一方面可以保证电子阻挡层起到阻挡电子跃迁到p型半导体层中的作用，另一方面氮化钪铝层具有较高的体电荷密度和载流子迁移率，有利于空穴在电子阻挡层中进行横向扩展，提升空穴的注入效率，进一步提高led的内量子效率，最终提高led的发光效率。

可选地，氮化镓层52中p型掺杂剂的掺杂浓度可以为10¹⁷/cm³～10¹⁸/cm³，优选为5*10¹⁷/cm³。一方面可以提供一定数量的空穴，有利于空穴注入有源层中与电子进行辐射复合发光，提高led的内量子效率，进而提高led的发光效率；另一方面避免对led的发光效率造成负影响，比如影响p型半导体层中的空穴注入有源层、降低电子阻挡层的晶体质量等。

具体地，衬底10的材料可以采用蓝宝石(主要成分为al2o3)，优选采用[0001]晶向的蓝宝石。缓冲层20的材料可以采用氮化镓(gan)。n型半导体层30的材料可以采用n型掺杂的氮化镓。有源层40可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(ingan)，量子垒的材料可以采用氮化镓。p型半导体层60的材料可以采用p型掺杂的氮化镓。

进一步地，缓冲层20的厚度可以为15nm～35nm，优选为25nm。n型半导体层30的厚度可以为1μm～5μm，优选为3μm；n型半导体层30中n型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10¹⁹cm^-3，优选为5*10¹⁸cm^-3。量子阱的厚度可以为2nm～4nm，优选为3nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～11个，优选为8个。p型半导体层60的厚度可以为100nm～800nm，优选为450nm；p型半导体层60中p型掺杂剂的掺杂浓度可以为10¹⁹/cm³～10²⁰/cm³，优选为5*10¹⁹cm^-3。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括未掺杂氮化镓71，未掺杂氮化镓层71设置在缓冲层20和n型半导体层30之间，以缓解衬底和n型半导体层之间的晶格失配。

进一步地，未掺杂氮化镓层71的厚度可以为1μm～5μm，优选为3μm。

在具体实现时，缓冲层为首先在衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为高温缓冲层。本实施例中将三维成核层、二维恢复层和高温缓冲层统称为未掺杂氮化镓层。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括应力释放层72，应力释放层72设置在n型半导体层30和有源层40之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高led的内量子效率，进而提高led的发光效率。

具体地，应力释放层72可以包括多个氮化铟镓层和多个氮化镓层，多个氮化铟镓层和多个氮化镓层交替层叠设置。

进一步地，氮化铟镓层的厚度可以为1nm～3nm，优选为2nm；氮化镓层的厚度可以为20nm～40nm，优选为30nm；氮化铟镓层的数量与氮化镓层的数量相同，氮化镓层的数量可以为3个～9个，优选为6个。

可选地，如图1所示，该氮化镓基发光二极管外延片还可以包括低温p型层73，低温p型层73设置在有源层40和电子阻挡层50之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温p型层73的材料可以与p型半导体层60相同，在本实施例中为p型掺杂的氮化镓。

进一步地，低温p型层73的厚度可以为50nm～150nm，优选为100nm；低温p型层73中p型掺杂剂的掺杂浓度可以为10²⁰/cm³～10²¹/cm³，优选为5*10²⁰/cm³。

可选地，如图1所示，该发光二极管外延片还可以包括p型接触层74，p型接触层74铺设在p型半导体层60上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

具体地，p型接触层74的材料可以采用p型掺杂的氮化铟镓。

进一步地，p型接触层74的厚度可以为5nm～20nm，优选为12.5nm；p型接触层74中p型掺杂剂的掺杂浓度可以为10²¹/cm³～10²²/cm³，优选为6*10²¹/cm³。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60，缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；n型半导体层30的材料采用n型掺杂的氮化镓，厚度为3μm，n型掺杂剂的掺杂浓度为5*10¹⁸cm^-3；有源层40包括交替层叠的8个量子阱和8个，量子垒量子阱的厚度为3nm，量子垒的厚度为15nm；电子阻挡层50由一个p型掺杂的sc0.1al0.9n层组成，电子阻挡层50的厚度为15nm，电子阻挡层50中p型掺杂剂的掺杂浓度为5*10¹⁷/cm³；p型半导体层60的材料采用p型掺杂的氮化镓，厚度为450nm，p型掺杂剂的掺杂浓度为5*10¹⁹cm^-3。

将上述外延片制成芯片，与电子阻挡层由一个厚度为100nm、掺杂有浓度为5*10¹⁷/cm³的p型掺杂剂的al0.3ga0.7n层组成的外延片制成的芯片相比，发光效率提高了1％～2％。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60，缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；未掺杂氮化镓71的厚度为3μm；n型半导体层30的材料采用n型掺杂的氮化镓，厚度为3μm，n型掺杂剂的掺杂浓度为5*10¹⁸cm^-3；有源层40包括交替层叠的8个量子阱和8个，量子垒量子阱的厚度为3nm，量子垒的厚度为15nm；电子阻挡层50由一个p型掺杂的sc0.2al0.8n层组成，电子阻挡层50的厚度为45nm，电子阻挡层50中p型掺杂剂的掺杂浓度为5*10¹⁷/cm³；p型半导体层60的材料采用p型掺杂的氮化镓，厚度为450nm，p型掺杂剂的掺杂浓度为5*10¹⁹cm^-3。

将上述外延片制成芯片，与电子阻挡层由一个厚度为100nm、掺杂有浓度为5*10¹⁷/cm³的p型掺杂剂的al0.3ga0.7n层组成的外延片制成的芯片相比，发光效率提高了3％～4％。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60，缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；未掺杂氮化镓71的厚度为3μm；n型半导体层30的材料采用n型掺杂的氮化镓，厚度为3μm，n型掺杂剂的掺杂浓度为5*10¹⁸cm^-3；有源层40包括交替层叠的8个量子阱和8个，量子垒量子阱的厚度为3nm，量子垒的厚度为15nm；电子阻挡层50由一个p型掺杂的sc0.4al0.6n层组成，电子阻挡层50的厚度为80nm，电子阻挡层50中p型掺杂剂的掺杂浓度为5*10¹⁷/cm³；p型半导体层60的材料采用p型掺杂的氮化镓，厚度为450nm，p型掺杂剂的掺杂浓度为5*10¹⁹cm^-3。

将上述外延片制成芯片，与电子阻挡层由一个厚度为100nm、掺杂有浓度为5*10¹⁷/cm³的p型掺杂剂的al0.3ga0.7n层组成的外延片制成的芯片相比，发光效率提高了2％～3％。

图1所示的氮化镓基发光二极管外延片的一种具体实现包括：衬底10、缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60，缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；未掺杂氮化镓71的厚度为3μm；n型半导体层30的材料采用n型掺杂的氮化镓，厚度为3μm，n型掺杂剂的掺杂浓度为5*10¹⁸cm^-3；有源层40包括交替层叠的8个量子阱和8个，量子垒量子阱的厚度为3nm，量子垒的厚度为15nm；电子阻挡层50由一个p型掺杂的sc0.3al0.7n层组成，电子阻挡层50的厚度为15nm，电子阻挡层50中p型掺杂剂的掺杂浓度为5*10¹⁷/cm³；p型半导体层60的材料采用p型掺杂的氮化镓，厚度为450nm，p型掺杂剂的掺杂浓度为5*10¹⁹cm^-3。

将上述外延片制成芯片，与电子阻挡层由一个厚度为100nm、掺杂有浓度为5*10¹⁷/cm³的p型掺杂剂的al0.3ga0.7n层组成的外延片制成的芯片相比，发光效率提高了1％。

图1所示的氮化镓基发光二极管外延片的另一种具体实现包括：衬底10、缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60，缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；未掺杂氮化镓71的厚度为3μm；n型半导体层30的材料采用n型掺杂的氮化镓，厚度为3μm，n型掺杂剂的掺杂浓度为5*10¹⁸cm^-3；有源层40包括交替层叠的8个量子阱和8个，量子垒量子阱的厚度为3nm，量子垒的厚度为15nm；电子阻挡层50包括交替层叠的4个p型掺杂的sc0.2al0.8n层和4个p型掺杂的gan层，sc0.2al0.8n层的厚度为4nm，gan层的厚度为2nm，电子阻挡层50中p型掺杂剂的掺杂浓度为5*10¹⁷/cm³；p型半导体层60的材料采用p型掺杂的氮化镓，厚度为450nm，p型掺杂剂的掺杂浓度为5*10¹⁹cm^-3。

将上述外延片制成芯片，与电子阻挡层由一个厚度为100nm、掺杂有浓度为5*10¹⁷/cm³的p型掺杂剂的al0.3ga0.7n层组成的外延片制成的芯片相比，发光效率提高了5％～7％。

图1所示的氮化镓基发光二极管外延片的另一种具体实现包括：衬底10、缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60，缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；未掺杂氮化镓71的厚度为3μm；n型半导体层30的材料采用n型掺杂的氮化镓，厚度为3μm，n型掺杂剂的掺杂浓度为5*10¹⁸cm^-3；有源层40包括交替层叠的8个量子阱和8个，量子垒量子阱的厚度为3nm，量子垒的厚度为15nm；电子阻挡层50包括交替层叠的7个p型掺杂的sc0.4al0.6n层和7个p型掺杂的gan层，sc0.4al0.6n层的厚度为4nm，gan层的厚度为2nm，电子阻挡层50中p型掺杂剂的掺杂浓度为5*10¹⁷/cm³；p型半导体层60的材料采用p型掺杂的氮化镓，厚度为450nm，p型掺杂剂的掺杂浓度为5*10¹⁹cm^-3。

将上述外延片制成芯片，与电子阻挡层由一个厚度为100nm、掺杂有浓度为5*10¹⁷/cm³的p型掺杂剂的al0.3ga0.7n层组成的外延片制成的芯片相比，发光效率提高了3％～4％。

图1所示的氮化镓基发光二极管外延片的另一种具体实现包括：衬底10、缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60，缓冲层20、n型半导体层30、有源层40、电子阻挡层50和p型半导体层60依次层叠在衬底10上。其中，衬底10的材料采用蓝宝石；缓冲层20的材料采用氮化镓，厚度为25nm；未掺杂氮化镓71的厚度为3μm；n型半导体层30的材料采用n型掺杂的氮化镓，厚度为3μm，n型掺杂剂的掺杂浓度为5*10¹⁸cm^-3；有源层40包括交替层叠的8个量子阱和8个，量子垒量子阱的厚度为3nm，量子垒的厚度为15nm；电子阻挡层50包括交替层叠的10个p型掺杂的sc0.6al0.4n层和10个p型掺杂的gan层，sc0.6al0.4n层的厚度为4nm，gan层的厚度为2nm，电子阻挡层50中p型掺杂剂的掺杂浓度为5*10¹⁷/cm³；p型半导体层60的材料采用p型掺杂的氮化镓，厚度为450nm，p型掺杂剂的掺杂浓度为5*10¹⁹cm^-3。

将上述外延片制成芯片，与电子阻挡层由一个厚度为100nm、掺杂有浓度为5*10¹⁷/cm³的p型掺杂剂的al0.3ga0.7n层组成的外延片制成的芯片相比，发光效率提高了4％～5％。

本发明实施例提供了一种氮化镓基发光二极管外延片的制备方法，适用于制备图1所示的发光二极管外延片。图4为本发明实施例提供的一种氮化镓基发光二极管外延片的制备方法的流程图，参见图4，该制备方法包括：

步骤201：提供一衬底。

可选地，该步骤201可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，在氢气气氛中对衬底进行6分钟～10分钟(优选为8分钟)退火处理；

对衬底进行氮化处理。

通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

步骤202：在衬底上依次生长缓冲层、n型半导体层、有源层、电子阻挡层和p型半导体层。

在本实施例中，电子阻挡层包括p型掺杂的氮化钪铝层。

可选地，电子阻挡层的生长温度可以为850℃～1080℃，电子阻挡层的生长压力可以为200torr～500torr。在上述生长条件的配合下，电子阻挡层的晶体质量较好，对电子的阻挡效果较好。

具体地，该步骤202可以包括：

第一步，控制温度为400℃～600℃(优选为500℃)，压力为400torr～600torr(优选为500torr)，在衬底上生长缓冲层；

第二步，控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长n型半导体层；

第三步，在n型半导体层上生长有源层；其中，量子阱的生长温度为720℃～829℃(优选为770℃)，压力为100torr～500torr(优选为300torr)；量子垒的生长温度为850℃～959℃(优选为900℃)，压力为100torr～500torr(优选为300torr)；

第四步，在有源层上生长电子阻挡层；

第五步，控制温度为850℃～1080℃(优选为950℃)，压力为100torr～300torr(优选为200torr)，在电子阻挡层上生长p型半导体层。

可选地，在第一步之后，该制备方法还可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，压力为400torr～600torr(优选为500torr)，对缓冲层进行5分钟～10分钟(优选为8分钟)的原位退火处理。

可选地，在第二步之前，该制备方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，n型半导体层生长在未掺杂氮化镓层上。

具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长未掺杂氮化镓层。

可选地，在第三步之前，该制备方法还可以包括：

在n型半导体层上生长应力释放层。

相应地，有源层生长在应力释放层上。

具体地，在n型半导体层上生长应力释放层，可以包括：

控制温度为800℃～1100℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在n型半导体层上生长应力释放层。

可选地，在第四步之前，该制备方法还可以包括：

在有源层上生长低温p型层。

相应地，电子阻挡层生长在低温p型层上。

具体地，在有源层上生长低温p型层，可以包括：

控制温度为500℃～800℃(优选为675℃)，压力为50torr～500torr(优选为300torr)，在有源层上生长低温p型层。

可选地，在第五步之后，该制备方法还可以包括：

在p型半导体层上生长p型接触层。

具体地，在p型半导体层上生长p型接触层，可以包括：

控制温度为800℃～1050℃(优选为925℃)，压力为100torr～300torr(优选为200torr)，在p型半导体层上生长p型接触层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：metal-organicchemicalvapordeposition，简称：mocvd)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，水作为氧源，二乙基锌作为锌源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。