减少存储器阵列边缘CMP凹陷效应的集成芯片及其形成方法与流程

文档序号:16814136发布日期:2019-02-10 14:07阅读:来源:国知局

技术特征:

技术总结
在一些实施例中,本发明涉及一种集成芯片。该集成芯片包括:逻辑区,具有设置在衬底内的多个晶体管器件;嵌入式存储器区,具有设置在衬底内的多个存储器件;以及边界区,将逻辑区与嵌入式存储器区分开。边界区包括第一隔离结构,其中,第一隔离结构具有第一上表面和位于第一上表面下面的第二上表面。通过位于第一隔离结构上方的内侧壁连接第一上表面和第二上表面。边界区还包括:存储器壁,布置在第二上表面上并围绕嵌入式存储器区;以及逻辑壁,布置在第一上表面上并围绕存储器壁。逻辑壁具有位于多个存储器件和存储器壁之上的上表面。本发明的实施例还提供了集成芯片的形成方法。

技术研发人员:吴伟成;张健宏
受保护的技术使用者:台湾积体电路制造股份有限公司
技术研发日:2018.07.26
技术公布日:2019.02.05
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1