1.一种3D存储器件，包括：
衬底；
位于所述衬底上的叠层结构，所述叠层结构包括交替堆叠的多个导体层和多个绝缘层；
贯穿所述叠层结构的多个沟道结构；
位于所述沟道结构下方且具有平坦表面的半导体层；
所述沟道结构在所述半导体层上表面处的孔径小于所述半导体层上表面的孔径。
2.根据权利要求1所述的3D存储器件，其中，所述沟道结构包括阻挡绝缘层、电荷俘获层、遂穿绝缘层和沟道层，所述沟道层与所述半导体层连通。
3.根据权利要求1所述的3D存储器件，其中，所述叠层结构包括：
第一叠层结构，所述第一叠层结构包括交替堆叠的第一绝缘层和第一导体层；
第二叠层结构，所述第二叠层结构包括交替堆叠的多个第二导体层和多个第二绝缘层。
4.根据权利要求3所述的3D存储器件，其中，所述半导体层贯穿所述第一叠层结构，且延伸至所述衬底内部。
5.根据权利要求3所述的3D存储器件，其中，所述沟道结构的底部延伸至所述半导体层内部。
6.根据权利要求3所述的3D存储器件，其中，所述第一叠层结构顶部的第一绝缘层与所述第二叠层结构底部的第二绝缘层相接触。
7.根据权利要求3所述的3D存储器件，其中，所述第一导体层与所述半导体层彼此隔离。
8.根据权利要求3所述的3D存储器件，其中，所述半导体层与所述第一叠层结构的第一导体层形成第一选择晶体管。
9.根据权利要求9所述的制造方法，其中，所述沟道层与所述第二叠层结构的第二导体层形成存储晶体管；以及与所述第二叠层结构的第三导体层形成第二选择晶体管。
10.根据权利要求1所述的3D存储器件，其中，所述半导体层由选自单晶硅、多晶硅中的至少一种组成。