技术总结
公开了一种3D存储器件，包括：衬底；位于所述衬底上的叠层结构，所述叠层结构包括交替堆叠的多个导体层和多个绝缘层；贯穿所述叠层结构的多个沟道结构；位于所述沟道结构下方且具有平坦表面的半导体层；所述沟道结构在所述半导体层上表面处的孔径小于所述半导体层上表面的孔径。本发明实施例通过在沟道结构下方设置具有平坦表面的半导体层，且沟道结构在所述半导体层上表面处的孔径小于所述半导体层上表面的孔径，不仅扩大了半导体层的工艺窗口，使半导体层具有更好的高度均一性和表面平整度，可以减少和避免电流泄漏，改善器件的电气性能。
技术研发人员：肖莉红
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：2018.08.31
技术公布日：2018.11.20