薄膜晶体管及制备方法、阵列基板、显示面板和显示装置与流程

本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制备方法、阵列基板、显示面板和显示装置。

背景技术：

顶栅结构的薄膜晶体管(thinfilmtransistor，tft)是一种栅极在沟道区上方的薄膜晶体管结构，因一般使用栅极对沟道区域进行光照保护，因此顶栅结构的薄膜晶体管电学性能通常优于底栅结构的薄膜晶体管。

如图1所示，相关技术中的一种薄膜晶体管，包括衬底基板01、覆盖于衬底基板01上有源层02、覆盖于有源层02上的栅绝缘层03以及覆盖于栅绝缘层03上的栅极04，有源层02包括沟道区021以及位于沟道区021两侧、且均与沟道区021相连接的导体化区022。

为了形成顶栅结构的薄膜晶体管，在通过构图工艺形成有源层02与栅极04之间的栅绝缘层03时，通常会完全刻蚀掉有源层02中导体化区022上覆盖的栅绝缘层03，将该待导体化区022显露出来，并通过导体化工艺处理该显露出来待导体化区022。在完成对该待导体化区022的导体化工艺处理后，再形成层间电介层(ild)。

然而，现有顶栅结构中有源层02在导体化处理后，会因后续工艺的高温以及等离子体轰击等，导致该有源层02中已导体化的区进一步导体化，例如在形成层间电介层时，该层间电介层将形成在导体化区022的表面，与导体化区022相接触。而且形成该层间电介层的过程存在高温、等离子轰击等工艺，比如在通过pecvd(全称：plasmaenhancedchemicalvapordeposition；中文释义：化学气相沉积)形成该层间电介层时，沉积的温度约为300℃，且pecvd设备腔室内含有大量等离子体，这些等离子体轰击有源层02内导致原本已经导体化的有源层02进一步导体化，进而导致薄膜晶体管的沟道区021的宽度减小，产生短沟道效应。该短沟道效应会使薄膜晶体管的阈值电压vth负向漂移严重，从而影响薄膜晶体管的稳定性。

技术实现要素：

本发明实施例提供一种薄膜晶体管及制备方法、阵列基板、显示面板和显示装置，用于解决顶栅结构的薄膜晶体管存在的短沟道效应的问题。

为达到上述目的，第一方面，本发明实施例提供了一种薄膜晶体管，包括衬底基板、覆盖于所述衬底基板上的有源层、覆盖于所述有源层上的栅绝缘层以及覆盖于所述栅绝缘层上的栅极，所述有源层包括沟道区以及位于所述沟道区两侧、且均与所述沟道区相连接的导体化区，所述衬底基板上设有放置部，所述放置部用于放置所述沟道区，以使所述沟道区与位于所述沟道区两侧的导体化区之间具有高度差。

进一步地，还包括缓冲层，所述缓冲层覆盖于所述衬底基板上；所述放置部包括设置于所述缓冲层上的凸台，所述有源层覆盖于所述缓冲层上，并且所述沟道区覆盖于所述凸台上。

进一步地，还包括缓冲层，所述缓冲层覆盖于所述衬底基板上；所述放置部包括开设于所述缓冲层上的凹槽，所述有源层覆盖于所述缓冲层上，并且所述沟道区覆盖于所述凹槽的槽底上。

进一步地，所述栅绝缘层将所述沟道区的表面覆盖。

第二方面，本发明实施例提供了一种如第一方面中所述的薄膜晶体管的制备方法，包括以下步骤：提供衬底基板；在所述衬底基板上形成放置部；在所述衬底基板上形成有源层，并且使所述有源层的一部分区域设置于所述放置部，以形成沟道区；在所述有源层上形成栅绝缘层；将所述有源层中位于所述沟道区两侧区域上所覆盖的所述栅绝缘层去除；通过导体化工艺处理所述有源层中位于所述沟道区两侧的区域，以形成导体化区。

进一步地，在所述衬底基板上形成放置部；在所述衬底基板上形成有源层，并且使所述有源层的一部分区域设置于所述放置部，以形成沟道区，包括：在所述衬底基板上形成缓冲层；在所述缓冲层上刻蚀形成凸台；在所述缓冲层上形成所述有源层，并且使所述有源层的一部分区域覆盖于所述凸台上，以形成所述沟道区。

进一步地，在所述衬底基板上形成放置部；在所述衬底基板上形成有源层，并且使所述有源层的一部分区域设置于所述放置部，以形成沟道区，包括：在所述衬底基板上形成缓冲层；在所述缓冲层上刻蚀形成凹槽；

在所述缓冲层上形成所述有源层，并且使所述有源层的一部分区域覆盖于所述凹槽的槽底上，以形成所述沟道区。

第三方面，本发明实施例提供了一种阵列基板，包括第一方面中所述的薄膜晶体管。

第四方面，本发明实施例提供了一种显示面板，包括第三方面中所述的阵列基板。

第五方面，本发明实施例提供了一种显示装置，包括第四方面中所述的显示面板。

本发明实施例提供的薄膜晶体管及制备方法、阵列基板、显示面板和显示装置，由于衬底基板上设有放置部，放置部用于放置沟道区，以使沟道区与位于沟道区两侧的导体化区之间具有高度差，这样，沟道区与导体化区之间的过渡区域会因高度差的存在而形成坡道结构，那么在有源层在导体化处理后的后续工艺中，例如在沉积层间电介层，有源层在受到等离子体轰击时，沟道区与导体化区之间的坡道结构，使沟道区与导体化区之间的路径变得曲折，增加了路径的长度，从而阻碍了等离子体由导体化区向沟道区的扩散，进而可防止薄膜晶体管的沟道区变得过窄，有效避免短沟道效应的产生，保证了薄膜晶体管的电学性能的稳定性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中的一种薄膜晶体管的结构示意图；

图2为本发明一种实施例中薄膜晶体管的结构示意图；

图3为本发明另一种实施例中薄膜晶体管的结构示意图；

图4为本发明一种实施例中薄膜晶体管的制作过程示意图；

图5为本发明另一种实施例中薄膜晶体管的制作过程示意图；

图6为本发明实施例中薄膜晶体管的制作过程流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

第一方面，本发明实施例提供了一种薄膜晶体管，如图2所示，包括衬底基板1、覆盖于衬底基板1上的有源层2、覆盖于有源层2上的栅绝缘层3以及覆盖于栅绝缘层3上的栅极4，有源层2包括沟道区21以及位于沟道区21两侧、且均与沟道区21相连接的导体化区22，衬底基板1上设有放置部5，放置部5用于放置沟道区21，以使沟道区21与位于沟道区21两侧的导体化区22之间具有高度差。

其中，放置部5可以直接设置在衬底基板1上；也可以间接设置在衬底基板1上，例如放置部5可以设置在覆盖于衬底基板1上的膜层上；有源层2的材料可以为a-igzo，znon，izto，a-si，p-si，六噻吩，聚噻吩等中任意的一种。

本发明实施例提供的薄膜晶体管，由于衬底基板1上设有放置部5，放置部5用于放置沟道区21，以使沟道区21与位于沟道区21两侧的导体化区22之间具有高度差，这样，沟道区21与导体化区22之间的过渡区域会因高度差的存在而形成坡道结构，那么在有源层2在导体化处理后的后续工艺中，例如在沉积层间电介层7，有源层2在受到等离子体轰击时，沟道区21与导体化区22之间的坡道结构，使沟道区21与导体化区22之间的路径变得曲折，增加了路径的长度，从而阻碍了等离子体由导体化区22向沟道区21的扩散，进而可防止薄膜晶体管的沟道区21变得过窄，有效避免短沟道效应的产生，保证了薄膜晶体管的电学性能的稳定性。

在上述实施例中，放置部5的结构并不唯一，比如放置部5可以为以下结构：

如图2所示，该薄膜晶体管还包括缓冲层8，缓冲层8覆盖于衬底基板1上；放置部5包括设置于缓冲层8上的凸台51，有源层2覆盖于缓冲层6上，并且沟道区21覆盖于凸台51上；

此外，如图3所示，放置部5还可以为以下结构：放置部5包括开设于缓冲层8上的凹槽52，有源层2覆盖于缓冲层6上，并且沟道区21覆盖于凹槽52的槽底上，其中，沟道区21可以部分位于凹槽52内；也可以全部位于凹槽52内，在此不做具体限定；

另外，放置部5也可以为以下结构：放置部5包括直接设置于衬底基板1上的凸台51或者凹槽52。

相比放置部5包括直接设置在衬底基板1上的凸台51或者凹槽52的实施例，放置部5包括设置于缓冲层8上的凸台51或者凹槽52的实施例，可以降低凸台51或者凹槽52的形成难度，也就是在缓冲层8上直接刻蚀形成放置部5，避免刻蚀衬底基板1，保证衬底基板1的完整性；此外，在有源层2与衬底基板1之间设置缓冲层8，缓冲层8可以阻挡衬底基板1中的杂质扩散至有源层2中，从而避免杂质影响薄膜晶体管的电学性能。

为了进一步避免薄膜晶体管短沟道效应的产生，如图2和图3所示，栅绝缘层3将沟道区21的表面覆盖。这样，在有源层2在导体化处理后的后续工艺中，例如在沉积层间电介层7，有源层2在受到等离子体轰击时，栅绝缘层3可以对沟道区21进行保护，避免沟道区21受到等离子体的轰击而导致沟道区21的宽度缩短，进而可以进一步避免薄膜晶体管短沟道效应的产生。

如图2所示，衬底基板1上还覆盖有遮光层6(shield)，遮光层6设置于缓冲层8内，遮光层6用于阻止外界的光线照射至有源层2上，避免有源层2在光照时产生光生载流子而影响薄膜晶体管的电学性能。

第二方面，本发明实施例提供了一种如第一方面中所述的薄膜晶体管的制备方法，包括以下步骤：如图6所示，

s1、如图4中(a)所示，提供衬底基板1；

其中，可以对衬底基板1进行清洗，以去除上面的固体颗粒，以免对后续的工艺造成不良影响；衬底基板1可以为玻璃衬底基板1、蓝宝石衬底基板1、硅衬底基板1等；

s2、如图4中(b)所示，在衬底基板1上形成放置部5；如图4中(c)所示，在衬底基板1上形成有源层2，并且使有源层2的一部分区域设置于放置部5，以形成沟道区21；

其中，在衬底基板1上形成有源层2可以是：在衬底基板1上覆盖有源层薄膜，然后，通过光刻工艺形成有源层2；

s3、如图4中(c)所示，在有源层2上形成栅绝缘层3；

s4、如图4中(c)所示，将有源层2中位于沟道区21两侧区域上所覆盖的栅绝缘层3去除；

其中，可以通过干刻的方式将位于沟道区21两侧区域上所覆盖的栅绝缘层3去除。

s5、如图4中(c)所示，通过导体化工艺处理有源层2中位于沟道区21两侧的区域，以形成导体化区22。

其中，导体化工艺处理可以是将离子注入到沟道区21两侧的区域，以形成导体化区22；导体化工艺处理可以与除去位于沟道区21两侧区域上所覆盖的栅绝缘层3时同时进行，比如在对位于沟道区21两侧区域上所覆盖的栅绝缘层3进行干刻时，干刻工艺中的等离子体轰击沟道区21两侧的区域，以形成导体化区22。

本发明实施例提供的薄膜晶体管的制备方法所解决的技术问题以及取得的技术效果，与第一方面中的薄膜晶体管所解决的技术问题以及取得的技术效果相同，在此不再赘述。

在上述薄膜晶体管的制备方法中，步骤s2可以包括以下步骤：

s21、如图4中(a)所示，在衬底基板1上形成缓冲层8；

其中，在形成缓冲层8之前，可以在衬底基板1上形成遮光层6，然后再形成缓冲层8以将遮光层6覆盖；

s22、如图4中(b)所示，在缓冲层8上刻蚀形成凸台51；

其中，在形成缓冲层8后，然后通过光刻工艺将缓冲层8的其它区域刻蚀掉，只保留凸台51；

s23、如图4中(c)所示，在缓冲层8上形成有源层2，并且使有源层2的一部分区域覆盖于凸台51上，以形成沟道区21。

除此之外，步骤s2也可以包括以下步骤：

s21'、如图5中(a)所示，在衬底基板1上形成缓冲层8；

s22'、如图5中(b)所示，在缓冲层8上刻蚀形成凹槽52；

其中，在形成缓冲层8后，然后通过光刻工艺在缓冲层8上将凹槽52的区域刻蚀掉，保留缓冲层8的其它区域。

s23'、如图5中(b)所示，在缓冲层8上形成有源层2，并且使有源层2的一部分区域覆盖于凹槽52的槽底上，以形成沟道区21。

另外，步骤s2也可以包括以下步骤：

s21°、在衬底基板1上直接形成凸台51或者凹槽52；

s22°、在衬底基板1上直接形成有源层2，并且使有源层2的一部分区域覆盖于凸台51上或凹槽52的槽底上，以形成沟道区21。

在该薄膜晶体管的制备方法实施例中所出现的与上述薄膜晶体管的装置实施例中相同或相近的特征，具体可参照上述薄膜晶体管的装置实施例中的描述，在此不再赘述。

第三方面，本发明实施例提供了一种阵列基板，包括第一方面中所述的薄膜晶体管。

其中，该阵列基板可以是液晶显示面板中的阵列基板，也可以是oled显示面板中的阵列基板等。

第四方面，本发明实施例提供了一种显示面板，包括第三方面中所述的阵列基板。

其中，该显示面板可以是液晶显示面板、oled显示面板等。

第五方面，本发明实施例提供了一种显示装置，包括第四方面中所述的显示面板。

其中，该显示装置可以是手机、平板电脑、计算机显示器、电视等包含上述显示面板的显示装置。

本发明实施例提供的阵列基板、显示面板、显示装置所解决的技术问题以及取得的技术效果，均与第一方面中的薄膜晶体管所解决的技术问题以及取得的技术效果相同，在此不再赘述。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。