一种低箝位保护器件结构及其制作方法与流程

本发明涉及一种低箝位保护器件结构及其制作方法，属于半导体防护器件技术领域。

背景技术：

瞬态电压抑制器（tvs）被广泛应用于esd保护领域，在瞬态峰值脉冲电流作用下，如图2所示，流过tvs的电流，由原来的反向漏电流ir上升到ibr时，其两极呈现的电压由额定反向关断电压vrwm上升到击穿电压vbr，tvs被击穿。随着峰值脉冲电流的出现，流过tvs的电流达到峰值脉冲电流ipp。在其两极的电压被箝位到预定的最大箝位电压以下。而后，随着脉冲电流按指数衰减，tvs两极的电压也不断下降，最后恢复到起始状态。

如图1所示，现有集成单向低电容tvs，通常由低电容pin二极管（d2）与普通tvs串联，再与低电容nip二极管(d1)并联组成，由于二极管d1，d2都通过高阻外延形成，导致本身串联电阻大，箝位电压非常高，会引起耗散功率较高，容易被烧毁，同时ipp电流能力随之下降，抗浪涌能力下降，特别是在高速数据传输通道端口上，容易造成数据丢失。

技术实现要素：

本发明的目的在于克服现有技术存在的缺陷，提供一种低箝位保护器件结构及其制作方法，通过增加放电管tss结构，在不增加器件面积，和工艺成本的基础上，降低了箝位电压，增加了电流能力，进而提高高速数据传输通道端口的esd能力，保证数据完整性，同时防止耗散功率过高导致烧毁。

为实现以上技术目的，本发明的技术方案是：一种低箝位保护器件结构及其制作方法，包括第一导电类型衬底及位于第一导电类型衬底上的第二导电类型外延层，其特征在于，在所述第二导电类型外延层内设有将器件分割成三个区域的第一导电类型隔离结构，所述第一导电类型隔离结构从第二导电类型外延层表面延伸到第一导电类型衬底内；

在第一区域内设有用于形成器件结构的低电容二极管d1，第二区域内设有用于形成器件结构的低电容二极管d2，第三区域内设有用于形成器件结构的放电管tss，在所述第一导电类型隔离结构内形成tvs稳压二极管z1，所述tvs稳压二极管z1与放电管tss并联，所述放电管tss与低电容二极管d2串联，且低电容二极管d2的正极与低电容二极管d1的负极连接，同时接i/o端，tvs稳压二极管z1的正极与低电容二极管d1的正极均接地。

进一步地，在第一区域内，第二导电类型外延层表面设有第一第二导电类型阱区，所述第二导电类型外延层与第一导电类型衬底形成低电容二极管d1。

进一步地，在第二区域内，第二导电类型外延层表面设有第二第一导电类型阱区和第二第二导电类型阱区，所述第二导电类型外延层与第二第一导电类型阱区形成低电容二极管d2，所述第二第一导电类型阱区通过第一金属线与第一区域内的第一第二导电类型阱区连接。

进一步地，在第三区域内，第二导电类型外延层表面设有环形第二导电类型阱区，环形第二导电类型阱区内设有用于形成放电管tss的第三第一导电类型阱区、第一导电类型深阱区及位于第一导电类型深阱区内的第三第二导电类型阱区，所述第二导电类型外延层、第一导电类型深阱区及位于第一导电类型深阱区内的第三第二导电类型阱区形成npn管t1，所述第一导电类型深阱区、位于第一导电类型深阱区内的第三第二导电类型阱区及第三第一导电类型阱区形成的pnp管t2，所述第三第一导电类型阱区通过第二金属线与第二区域内的第二第二导电类型阱区连接。

进一步地，在第一导电类型隔离结构内设有隔离区第二导电类型阱区，所述隔离区第二导电类型阱区与第一导电类型隔离结构形成tvs稳压二极管z1，隔离区第二导电类型阱区通过第四金属线与环形第二导电类型阱区连接，第一导电类型隔离结构通过第三金属线分别与第三区域内的第一导电类型深阱区、第三第二导电类型阱区连接。

进一步地，在所述第一导电类型衬底和第二导电类型外延层间设有不连贯的第二导电类型埋层，所述第二导电类型埋层上下分别被第二导电类型外延层和第一导电类型衬底包裹。

为了进一步实现以上技术目的，本发明还提出一种低箝位保护器件结构及其制作方法的制作方法，其特征在于，包括如下步骤：

步骤一.选取第一导电类型衬底，在所述第一导电类型衬底上生长第二导电类型外延层；

步骤二.在第二导电类型外延层表面注入第一导电类型离子并退火，形成第一导电类型隔离结构，第二导电类型外延层被分割成三个区域；

步骤三.在第三区域内选择性注入第一导电类型离子后退火，形成第一导电类型深阱区；

步骤四.在第二区域和第三区域内，通过选择型注入第一导电类型离子后退火，分别形成第二第一导电类型阱区和第三第一导电类型阱区；

步骤五.在第二导电类型外延层表面继续选择性注入第二导电类型离子并退火，在第一区域内形成第一第二导电类型阱区、在第二区域内形成第二第二导电类型阱区、在第三区域内形成环形第二导电类型阱区、第三第二导电类型阱区及在第一导电类型隔离结构内的隔离区第二导电类型阱区；

步骤六.在第二导电类型外延层表面淀积金属层，对金属层进行刻蚀，得到的第一金属线、第二金属线、第三金属线和第四金属线；

步骤七.对器件背面减薄，并进行背面金属化，在第一导电类型衬底下表面形成金属电极，作为接地端。

进一步地，在步骤六中，所述第一金属线连接第一第二导电类型阱区和第二第一导电类型阱区，所述第二金属线连接第二第二导电类型阱区和第三第一导电类型阱区，所述第三金属线连接第一导电类型深阱区、第三第二导电类型阱区及第一导电类型隔离结构，第四金属线连接环形第二导电类型阱区和隔离区第二导电类型阱区。

进一步地，在步骤一后，在第一导电类型衬底上表面，通过选择性注入第二导电类型离子并退火，形成第二导电类型埋层，然后再生长第二导电类型外延层，生长过程中会牺牲部分第一导电类型衬底，使第二导电类型埋层高于第一导电类型衬底表面。

进一步地，在步骤六后，还可在器件正面形成用于保护器件的钝化结构，所述钝化结构包括氮化硅或二氧化硅/氮化硅。

进一步地，对于p型单向低电容tvs器件，所述第一导电类型为p型，所述第二导电类型为n型；对于n型单向低电容tvs器件，所述第一导电类型为n型，所述第二导电类型为p型

与现有的单向低电容tvs器件相比，本发明具有以下优点：

1）在现有tvs器件结构的基础上，增加一个放电管tss结构，且放电管tss与稳压二级管z1并联，该结构能有效降低器件的箝位电压，增加电流能力，进而提高高速数据传输通道端口的esd能力，保证数据完整性，同时能防止耗散功率过高导致器件烧毁；

2）本发明器件结构面积不增加，同时不增加器件制作工艺成本；

3）本发明器件的p型隔离结构是通过离子注入和退火得到的，使稳压二极管z1制作在p型隔离结构中得以实现，通过稳压二极管z1的击穿来触发放电导通，实现snapback回扫特性，降低箝位电压，提高浪涌电流。

附图说明

图1为现有器件结构的电路原理图。

图2为现有器件的伏安特性曲线图。

图3为本发明器件结构的俯视结构示意图。

图4为本发明器件结构的剖视结构示意图。

图5为本发明器件结构的电路原理图。

图6为本发明实施例中形成p型衬底、n型埋层和n型外延层后的剖视结构示意图。

图7为本发明实施例中形成p型隔离结构后的剖视结构示意图。

图8为本发明实施例中形成p型深阱和p型阱区后的剖视结构示意图。

图9为本发明实施例中形成n型阱区后的剖视结构示意图。

图10为本发明器件的伏安特性曲线图。

附图标记说明：1-第一区域、2-第二区域、3-第三区域、101-p型衬底、201-n型埋层、301-n型外延层、302-p型隔离结构、303-p型深阱区、304-第二p型阱区、305-第一n型阱区、306-第二n型阱区、307-环形n型阱区、308-第三p型阱区、309-第三n型阱区、310-隔离区n型阱区、11-第一金属线、22-第二金属线、33-第三金属线、44-第四金属线。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

本发明实施例以p型单向低电容tvs器件为例，所述第一导电类型为p型，所述第二导电类型为n型。

如图3和图5所示，一种低箝位保护器件结构，包括p型衬底101及位于p型衬底101上的n型外延层301，其特征在于，在所述n型外延层301内设有将器件分割成三个区域的p型隔离结构302，所述p型隔离结构302从n型外延层301表面延伸到p型衬底101内；

在第一区域1内设有用于形成器件结构的低电容二极管d1，第二区域2内设有用于形成器件结构的低电容二极管d2，第三区域3内设有用于形成器件结构的放电管tss，在所述p型隔离结构302内形成tvs稳压二极管z1，所述tvs稳压二极管z1与放电管tss并联，所述放电管tss与低电容二极管d2串联，且低电容二极管d2的正极与低电容二极管d1的负极连接，同时接i/o端，tvs稳压二极管z1的正极与低电容二极管d1的正极均接地。

如图4所示，在第一区域1内，n型外延层301表面设有第一n型阱区305，所述n型外延层301与p型衬底101形成低电容二极管d1；

在第二区域2内，n型外延层301表面设有第二p型阱区304和第二n型阱区306，所述n型外延层301与第二p型阱区304形成低电容二极管d2，所述第二p型阱区304通过第一金属线11与第一区域1内的第一n型阱区305连接；

在第三区域内，n型外延层301表面设有环形n型阱区307，环形n型阱区307内设有用于形成放电管tss的第三p型阱区308、p型深阱区303及位于p型深阱区303内的第三n型阱区309，所述n型外延层301、p型深阱区303及位于p型深阱区303内的第三n型阱区309形成npn管t1，所述p型深阱区303、位于p型深阱区303内的第三n型阱区309及第三p型阱区308形成的pnp管t2，所述第三p型阱区308通过第二金属线22与第二区域2内的第二n型阱区306连接；

在p型隔离结构302内设有隔离区n型阱区310，所述隔离区n型阱区310与p型隔离结构302形成tvs稳压二极管z1，隔离区n型阱区310通过第四金属线44与环形n型阱区307连接，p型隔离结构302通过第三金属线33分别与第三区域3内的p型深阱区303、第三n型阱区309连接。

本发明实施例中环形n型阱区307为环形，第二n型阱区306与第二p型阱区304为互为插指结构，隔离区n型阱区310为长条形，具体实施过程中形状均可进行调整，并不拘泥于本实施例中的结构。

本发明实施例中在所述p型衬底101和n型外延层301间设有不连贯的n型埋层201，所述n型埋层201上下分别被n型外延层301和p型衬底101包裹，n型埋层201分为两部分，分别位于第二区域2和第三区域3中。

以上实施例中的一种低箝位保护器件结构的制作方法，包括如下步骤：

如图6所示，步骤一.选取p型衬底101，在所述p型衬底101上生长n型外延层301；

本实施例中p型衬底101的电阻率为0.001ω.cm～0.2ω.cm；

在p型衬底101上表面，通过选择性注入n型离子（如锑）并退火，形成n型埋层201，然后再生长n型外延层301，生长过程中会牺牲部分p型衬底101，使n型埋层201高于p型衬底101表面，n型外延层301电阻率为50-500ω.cm；

本实施例中形成n型埋层201的n型离子的注入剂量为2.0e15-6.0e15；退火工艺的温度为1050℃-1150℃；退火工艺的时间为1.0～3.0h；

如图7所示，步骤二.在n型外延层301表面注入p型离子（如硼）并退火，形成p型隔离结构302，n型外延层301被分割成三个区域；

本实施例中形成p型隔离结构302的p型离子的注入剂量为1.0e14～1.0e15；退火工艺的温度为1100℃～1300℃；退火工艺的时间为1.0～4.0h；

如图8所示，步骤三.在第三区域3内选择性注入p型离子后退火，形成p型深阱区303；

本实施例中形成p型深阱区303的p型离子的注入剂量为1.0e13～1.0e15；退火工艺的温度为900℃～1100℃；退火工艺的时间为50～120min;

步骤四.在第二区域2和第三区域3内，通过选择型注入p型离子后退火，分别形成第二p型阱区304和第三p型阱区308；

本实施例中形成第二p型阱区304和第三p型阱区308的p型离子的注入剂量为1.0e13～1.0e15；退火工艺的温度为900℃～1100℃；退火工艺的时间大小于形成p型深阱区303的退火时间；

如图9所示，步骤五.在n型外延层301表面继续选择性注入n型离子（如磷）并退火，在第一区域1内形成第一n型阱区305、在第二区域2内形成第二n型阱区306、在第三区域3内形成环形n型阱区307、第三n型阱区309及在p型隔离结构302内的隔离区n型阱区310；

本实施例中形成第二n型阱区306、在第三区域3内形成环形n型阱区307、第三n型阱区309及在p型隔离结构302内的隔离区n型阱区310的p型离子的注入剂量为1.0e15～1.0e16，退火工艺的温度为900℃～1000℃；退火工艺的时间为30～60min；

如图4所示，步骤六.在n型外延层301表面淀积金属层，对金属层进行刻蚀，得到的第一金属线11、第二金属线22、第三金属线33和第四金属线44；

所述第一金属线11连接第一n型阱区305和第二p型阱区304，构成器件的i/o端，所述第二金属线22连接第二n型阱区306和第三p型阱区308，所述第三金属线33连接p型深阱区303、第三n型阱区309及p型隔离结构302，其中，p型深阱区303和第三n型阱区309的连接可以有多种实现方式（如通过刻蚀硅，在p型深阱区303和第三n型阱区309上形成u型窗口，在通过淀积金属进行连接），第四金属线44连接环形n型阱区307和隔离区n型阱区310；

本实施例中还可在器件正面形成用于保护器件的钝化结构，所述钝化结构包括氮化硅或二氧化硅/氮化硅。

步骤七.对器件背面（p型衬底101下表面）减薄，然后进行背面金属化，在p型衬底101下表面形成金属电极，作为接地端。

如图10所示，本发明的特点是在现有tvs器件结构的基础上并联一个放电管tss结构，当外加电压低于断态电压vrwm时，器件处于断开状态；当电压超过它的断态峰值电压vbr时，半导体放电管tss被触发，发生snapback，使瞬态电压回扫到转折电压vhold；电压继续增大时，半导体放电管tss由于负阻效应进入导通状态，这时近乎短路（rdyn很小），直到达到箝位电压vc；当外加电压恢复正常，电流能很快下降并低于维持电流，元件自动复位并恢复到高阻抗状态，电路正常工作；本发明实施例中，断态峰值电压vbr范围为5-10v，vhold电压范围为1-3v；本发明器件结构通过tvs稳压二极管z1来触发放电管tss，实现snapback回扫特性，降低箝位电压，提高浪涌电流，进而提高高速数据传输通道端口的esd能力，保证数据完整性，同时能防止耗散功率过高导致器件烧毁。

以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。