薄膜晶体管阵列基板及显示装置的制作方法

本申请涉及电子显示领域，尤其涉及一种薄膜晶体管阵列基板及显示装置。

背景技术：

近年来,随着智能终端的发展，用户对电子显示设备的外形有了更高的要求。具有窄边框、高屏占比的显示屏、移动智能设备更被用户所青睐。屏占比是最早用于手机上的一个概念，用于表示屏幕和移动设备前面板面积的相对比值，它是移动设备外观设计上比较容易获得视觉好感的参数。

对于液晶显示器，为了实现显示功能，需要从显示面板进行连接走线，使控制电路与显示屏内的薄膜晶体管层相连，实现显示控制。通常，连接走线位于显示面板的显示区域外侧的非显示区域中。目前，大部分的显示设备中，连接走线所占据的区域通常为显示面板面积的5％～10％左右，难以进一步缩减，导致移动设备的屏占比无法进一步缩小，达到用户对“全面屏”的要求。

因此，有必要减小显示面板上连接走线所占据的区域面积，以便进一步提高显示设备的屏占比。

技术实现要素：

本申请提供一种薄膜晶体管阵列基板，以解决目前显示面板的屏占比无法进一步减小的技术问题。

为解决上述问题，本申请提供的技术方案如下：

一种薄膜晶体管阵列基板，其中，所述薄膜晶体管阵列基板包括：

多条栅极信号线，所述栅极信号线位于第一平面内，且彼此平行设置；

多条源极信号线，所述源极信号线位于第二平面内，且彼此平行设置，所述源极信号线与所述栅极信号线垂直；

多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线、位于第二平面内的第二栅极走线、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔；

多条源极走线，所述源极走线包括位于第一平面内的第一源极走线、位于第二平面内的第二源极走线、连接所述第一源极走线和第二源极走线的第一源极走线通孔、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔。

根据本申请的其中一个方面，所述第一栅极走线与所述源极信号线平行设置，且与所述源极信号线电绝缘；所述第二栅极走线与所述栅极信号线平行设置，且与所述栅极信号线电绝缘。

根据本申请的其中一个方面，所述第一源极走线与所述源极信号线平行设置，且与所述源极信号线电绝缘；所述第二源极走线与所述栅极信号线平行设置，且与所述栅极信号线电绝缘。

根据本申请的其中一个方面，所述第一栅极走线通孔彼此之间电绝缘，且贯穿位于所述第一栅极走线和第二栅极走线之间的绝缘层，实现第一栅极走线和第二栅极走线之间的电连接，形成栅极走线。

根据本申请的其中一个方面，所述第一源极走线通孔彼此之间电绝缘，且贯穿位于所述第一源极走线和第二源极走线之间的绝缘层，实现第一源极走线和第二源极走线之间的电连接。

根据本申请的其中一个方面，所述第二栅极走线通孔彼此之间电绝缘，且贯穿位于所述第一栅极走线和栅极信号线之间的绝缘层，实现第一栅极走线和栅极信号线之间的电连接。

根据本申请的其中一个方面，所述第二源极走线通孔彼此之间电绝缘，且贯穿位于所述第一源极走线和源极信号线之间的绝缘层，实现第一源极走线和源极信号线之间的电连接。

根据本申请的其中一个方面，所述薄膜晶体管阵列基板还包括绑定区和接地走线，其中，

所述多条栅极走线的一端与栅极信号线相连，另一端延伸至所述绑定区中；所述多条源极走线的一端与源极信号线相连，另一端延伸至所述绑定区中；

所述接地走线从所述薄膜晶体管阵列基板的基极引出，并沿所述薄膜晶体管阵列基板的边缘延伸至所述绑定区。

根据本申请的其中一个方面，所述源极信号线的数目与所述源极走线的数目相等；所述栅极信号线的数目与所述栅极走线的数目相等。

相应的，本申请还提供了一种显示面板，其中，所述显示面板包括薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：

多条栅极信号线，所述栅极信号线位于第一平面内，且彼此平行设置；

多条源极信号线，所述源极信号线位于第二平面内，且彼此平行设置，所述源极信号线与所述栅极信号线垂直；

多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线、位于第二平面内的第二栅极走线、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔；

多条源极走线，所述源极走线包括位于第一平面内的第一源极走线、位于第二平面内的第二源极走线、连接所述第一源极走线和第二源极走线的第一源极走线通孔、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔。

本申请利用现有的栅极数据线和源极数据线的布线格局，将栅极走线和源极走线分别设置在多条栅极数据线之间和多条源极数据线之间，从而将位于显示面板边缘的非显示区中的栅极走线和源极走线设置在显示区内，减小了非显示区的面积，大幅度提高了显示面板的屏占比。

附图说明

图1为本申请具体实施方式中的薄膜晶体管阵列基板中的一个晶体管的结构示意图；

图2为现有技术中的显示面板的薄膜晶体管阵列基板的结构示意图；

图3为本申请具体实施方式中的薄膜晶体管阵列基板的结构示意图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。

首先对现有技术进行简要说明。参见图2，图2为现有技术中的显示面板的薄膜晶体管阵列基板的结构示意图。现有技术中，薄膜晶体管阵列的栅极数据线彼此平行，并从两端引出，分别与位于显示面板非显示区的栅极走线相连。所述薄膜晶体管阵列的源极数据线彼此平行，且与所述栅极数据线垂直，并从两端引出，分别与位于显示面板非显示区的源极走线相连。由于栅极走线和源极走线均分布于薄膜晶体管阵列基板的非显示区，从而使得非显示区的面积无法进一步减小，无法进一步提高屏占比。

因此，本申请提供一种薄膜晶体管阵列基板，以解决目前显示面板的屏占比无法进一步减小的技术问题。参见图3，本申请提供了一种薄膜晶体管阵列基板，其中，所述薄膜晶体管阵列基板包括：多条栅极信号线250，多条源极信号线260，多条栅极走线以及多条源极走线。下面将结合附图对本申请进行详细说明。

参见图1和图3，图1为本申请具体实施方式中的薄膜晶体管阵列基板中的一个晶体管的结构示意图，图3为本申请具体实施方式中的薄膜晶体管阵列基板的结构示意图。如图1所示，所述薄膜晶体管阵列基板从下到上依次包括：基板100、缓冲层110、有源区130、层间介质层150、第一绝缘层170、第二绝缘层190。其中，源极120b、栅极120a和漏极130c位于有源区130中，源极120b通过源极通孔以及位于所述源极通孔中的金属插塞180连接至源极信号线260，栅极120a通过栅极通孔以及位于所述栅极通孔中的金属插塞140连接至栅极信号线250。其中，栅极信号线250位于第一平面中，具体的，所述第一平面为位于层间介质层上方的第一绝缘层170，所述第二平面为位于所述第一绝缘层170上方的第二绝缘层190。

所述栅极信号线150位于第一平面(即第一绝缘层170)内，且彼此平行设置；所述源极信号线160位于第二平面(即第二绝缘层190)内，且彼此平行设置。所述源极信号线160与所述栅极信号线150垂直。所述源极信号线160的数目与所述源极走线的数目相等；所述栅极信号线150的数目与所述栅极走线的数目相等。

具体的，所述栅极走线包括位于第一平面内的第一栅极走线211、位于第二平面内的第二栅极走线212、连接所述第一栅极走线211和第二栅极走线212的第一栅极走线通孔213、以及连接所述栅极信号线250和所述第一栅极走线211的第二栅极走线通孔214。其中，所述第一栅极走线211与所述栅极信号线150平行设置，且与所述源极信号线150电绝缘；所述第二栅极走线212与所述源极信号线160平行设置，且与所述源极信号线160电绝缘。

具体的，所述第一栅极走线通孔213彼此之间电绝缘，且贯穿位于所述第一栅极走线211和第二栅极走线212之间的第一绝缘层170，实现第一栅极走线211和第二栅极走线212之间的电连接，形成栅极走线。

具体的，所述第二栅极走线通孔214彼此之间电绝缘，且贯穿位于所述第一栅极走线211和栅极信号线150之间的绝缘层(即层间介质层150)，实现第一栅极走线212和栅极信号线150之间的电连接。

具体的，所述源极走线包括位于第一平面内的第一源极走线221、位于第二平面内的第二源极走线222、连接所述第一源极走线和第二源极走线的第一源极走线通孔223、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔224。

具体的，所述第一源极走线221与所述栅极信号线150平行设置，且与所述栅极信号线150电绝缘；所述第二源极走线与所述源极信号线160平行设置，且与所述源极信号线160电绝缘。

根据本申请的其中一个方面，所述第一源极走线通孔223彼此之间电绝缘，且贯穿位于所述第一源极走线221和第二源极走线222之间的第一绝缘层170，实现第一源极走线221和第二源极走线222之间的电连接。

具体的，所述第二源极走线通孔224彼此之间电绝缘，且贯穿位于所述第一源极走线221和源极信号线160之间的绝缘层(即层间介质层150)，实现第一源极走线221和源极信号线160之间的电连接。

优选的，如图3所示，所述薄膜晶体管阵列基板还包括绑定区230和接地走线240，其中所述多条栅极走线的一端与栅极信号线150相连，另一端延伸至所述绑定区230中；所述多条源极走线的一端与源极信号线160相连，另一端延伸至所述绑定区230中；所述接地走线240从所述薄膜晶体管阵列基板的基极引出，并沿所述薄膜晶体管阵列基板的边缘延伸至所述绑定区230。

相应的，本申请还提供了一种显示面板，其中，所述显示面板包括薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括：

多条栅极信号线150，所述栅极信号线150位于第一平面内，且彼此平行设置；

多条源极信号线160，所述源极信号线160位于第二平面内，且彼此平行设置，所述源极信号线160与所述栅极信号150线垂直；

多条栅极走线，所述栅极走线包括位于第一平面内的第一栅极走线211、位于第二平面内的第二栅极走线212、连接所述第一栅极走线和第二栅极走线的第一栅极走线通孔213、以及连接所述栅极信号线和所述第一栅极走线的第二栅极走线通孔214；

多条源极走线，所述源极走线包括位于第一平面内的第一源极走线221、位于第二平面内的第二源极走线222、连接所述第一源极走线和第二源极走线的第一源极走线通孔223、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔224。

所述栅极信号线150位于第一平面(即第一绝缘层170)内，且彼此平行设置；所述源极信号线160位于第二平面(即第二绝缘层190)内，且彼此平行设置。所述源极信号线160与所述栅极信号线150垂直。所述源极信号线160的数目与所述源极走线的数目相等；所述栅极信号线150的数目与所述栅极走线的数目相等。

具体的，所述栅极走线包括位于第一平面内的第一栅极走线211、位于第二平面内的第二栅极走线212、连接所述第一栅极走线211和第二栅极走线212的第一栅极走线通孔213、以及连接所述栅极信号线250和所述第一栅极走线211的第二栅极走线通孔214。其中，所述第一栅极走线211与所述栅极信号线150平行设置，且与所述源极信号线150电绝缘；所述第二栅极走线212与所述源极信号线160平行设置，且与所述源极信号线160电绝缘。

具体的，所述第一栅极走线通孔213彼此之间电绝缘，且贯穿位于所述第一栅极走线211和第二栅极走线212之间的第一绝缘层170，实现第一栅极走线211和第二栅极走线212之间的电连接，形成栅极走线。

具体的，所述第二栅极走线通孔214彼此之间电绝缘，且贯穿位于所述第一栅极走线211和栅极信号线150之间的绝缘层(即层间介质层150)，实现第一栅极走线212和栅极信号线150之间的电连接。

具体的，所述源极走线包括位于第一平面内的第一源极走线221、位于第二平面内的第二源极走线222、连接所述第一源极走线和第二源极走线的第一源极走线通孔223、以及连接所述源极信号线和所述第一源极走线的第二源极走线通孔224。

具体的，所述第一源极走线221与所述栅极信号线150平行设置，且与所述栅极信号线150电绝缘；所述第二源极走线与所述源极信号线160平行设置，且与所述源极信号线160电绝缘。

根据本申请的其中一个方面，所述第一源极走线通孔223彼此之间电绝缘，且贯穿位于所述第一源极走线221和第二源极走线222之间的第一绝缘层170，实现第一源极走线221和第二源极走线222之间的电连接。

具体的，所述第二源极走线通孔224彼此之间电绝缘，且贯穿位于所述第一源极走线221和源极信号线160之间的绝缘层(即层间介质层150)，实现第一源极走线221和源极信号线160之间的电连接。

优选的，如图3所示，所述薄膜晶体管阵列基板还包括绑定区230和接地走线240，其中所述多条栅极走线的一端与栅极信号线150相连，另一端延伸至所述绑定区230中；所述多条源极走线的一端与源极信号线160相连，另一端延伸至所述绑定区230中；所述接地走线240从所述薄膜晶体管阵列基板的基极引出，并沿所述薄膜晶体管阵列基板的边缘延伸至所述绑定区230。

本申请的有益效果为：本申请利用现有的栅极数据线和源极数据线的布线格局，将栅极走线和源极走线分别设置在多条栅极数据线之间和多条源极数据线之间，从而将位于显示面板边缘的非显示区中的栅极走线和源极走线设置在显示区内，减小了非显示区的面积，大幅度提高了显示面板的屏占比。

综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。