像素结构以及像素结构的制作方法与流程

本发明涉及一种像素结构以及像素结构的制作方法，特别是涉及一种可提高储存电容的像素结构，以及其制作方法。

背景技术：

显示器是由两片基板以及设置在两片基板之间的多个膜层与各式电子组件所构成，以达到显示画面的功能。由于显示器具有外型轻薄、耗电量少以及无辐射污染等特性，因此已被广泛地应用在各式携带式或穿戴式电子产品例如笔记本计算机(notebook)、智能型手机(smartphone)、手表以及车用显示器等，以提供更方便的信息传递与显示。

为了使显示器的画面分辨率提升，一般会将显示器中的像素尺寸缩小，使得在显示器尺寸相同的条件下提高像素的数量。然而，随着像素尺寸的缩小，像素中的共同电极与像素电极的重叠面积也会因此而递减，造成由共同电极与像素电极所形成的储存电容的电容值不足，进而影响储存电容的电性以及显示画面的质量，故在画面分辨率提升的情况下维持或提升储存电容的电性实为相关技术者亟欲达成的目标。

技术实现要素：

本发明所要解决的技术问题是提供一种像素结构以及像素结构的制作方法，其借由像素中的膜层与连接孔的设计，使共同电极与像素电极之间的距离可在不影响其他负载的情况下缩减，进而提升由共同电极与像素电极所形成的储存电容的电容值。

为解决上述技术问题，本发明提供了一种像素结构，包括薄膜晶体管、第一绝缘层、第一透明导电层、第二绝缘层、连接孔以及第二透明导电层。薄膜晶体管设置在一基板上，且薄膜晶体管包含有栅极、源极以及漏极。第一绝缘层设置在薄膜晶体管上。第一透明导电层设置在第一绝缘层上，第一透明导电图案层包括像素电极。第二绝缘层设置在第一绝缘层上与第一透明导电层上。连接孔暴露部分像素电极以及部分漏极。第二透明导电层设置在第二绝缘层上，第二透明导电层包括共同电极以及连接电极，连接电极延伸至连接孔内，且连接电极与共同电极电性绝缘，其中连接电极电连接漏极以及像素电极。

为解决上述技术问题，本发明还提供了一种像素结构的制作方法，其包括以下步骤。在基板上形成薄膜晶体管，薄膜晶体管包括栅极、源极以及漏极。在薄膜晶体管上形成第一绝缘层。在第一绝缘层上形成第一透明导电层，第一透明导电层包括像素电极。在第一透明导电层与第一绝缘层上形成第二绝缘层。然后，移除部分第一绝缘层与部分第二绝缘层以形成连接孔，连接孔显露部分像素电极与部分漏极。在第二绝缘层上形成第二透明导电层，第二透明导电层包括共同电极与连接电极，连接电极与共同电极电性绝缘，并且连接电极延伸至连接孔内，其中连接电极电连接像素电极与漏极。

在本发明显示器的像素结构中，由于第一绝缘层设置在像素电极以及数据线、薄膜晶体管的漏极与源极之间，且第二绝缘层设置在像素电极以及共同电极之间，因此，可透过减少第二绝缘层的厚度以提升由像素电极与共同电极所形成的储存电容的电容值，并可透过增加第一绝缘层的厚度以减少数据线与共同电极之间的负载，且同时减少金属材料穿刺的可能性，以达到提升储存电容的电性或减少在提高分辨率的情况下所附带产生不良的影响。另一方面，本发明的连接孔位于第一绝缘层与第二绝缘层中，且连接孔同时暴露出部分的像素电极以及部分的漏极，因此，在制造过程中可仅通过一次的蚀刻工艺即完成用以电连接像素电极与漏极的连接孔的制造，并且在形成共同电极时，同时形成延伸进连接孔的连接电极以电连接像素电极与漏极，借此节省制造成本。并且，还可通过缩减连接电极的尺寸以及像素电极与漏极的重叠设置，以达到提升像素的开口率的功效。

附图说明

图1所示为本发明第一实施例的显示器的局部俯视示意图。

图2所示为本发明第一实施例的像素结构的俯视示意图。

图3所示为图2的部分放大示意图。

图4所示为本发明第一实施例的像素结构的剖视示意图。

图5a所示为本发明第一实施例的变化实施例的部分像素结构的俯视示意图。

图5b所示为本发明第一实施例的另一变化实施例的部分像素结构的俯视示意图。

图6所示为本发明第一实施例的变化实施例的部分像素结构的俯视示意图。

图7a与图7b所示为图6实施例的变化实施例的部分像素结构的俯视示意图。

图8a所示为本发明第一实施例的部分像素结构的俯视示意图。

图8b到图8e所示分别为沿著图8a中aa’，bb’，cc’与dd’剖线的剖视示意图。

图8f所示为本发明第一实施例的像素电极与漏极的电连接路径。

图8g所示为沿著图8a中aa’剖线的另一剖视示意图。

图9所示为本发明第二实施例的部分像素结构的俯视示意图。

图10a至图10e所示为本发明第一实施例的像素结构的制造流程示意图。

其中，附图标记说明如下：

100像素结构

110基板

110a表面

120第一导电层

130绝缘层

140第二导电层

150第一绝缘层

160第一透明导电层

162像素电极

162a第一部分

162b第二部分

162c开口

170第二绝缘层

180第二透明导电层

182共同电极

182a狭缝

182f条状电极

184连接电极

184a第一边缘

184b第二边缘

184e第五部分

184f第六部分

184g第七部分

184h第八部分

ch半导体层

d漏极

d1第一方向

d2第二方向

dl数据线

dp显示器

g栅极

gi栅极绝缘层

h连接孔

h3第三部分

h4第四部分

ha第三边缘

hb第四边缘

l1第一距离

l2第二距离

p1第一电连接路径

p2第二电连接路径

s源极

sl扫描线

t薄膜晶体管

θ、－θ夹角

具体实施方式

为使本领域技术人员能更进一步了解本发明，以下特列举本发明的优选实施例，并配合附图详细说明本发明的构成内容及所欲达成的功效。须注意的是，附图均为简化的示意图，因此，仅显示与本发明有关之组件与组合关系，以对本发明的基本架构或实施方法提供更清楚的描述，而实际的组件与布局可能更为复杂。另外，为了方便说明，本发明的各附图中所示之组件并非以实际实施的数目、形状、尺寸做等比例绘制，其详细的比例可依照设计的需求进行调整。

请参考图1到图4，图1所示为本发明第一实施例的显示器的局部俯视示意图，图2所示为本发明第一实施例的像素结构的俯视示意图，图3所示为图2的部分放大示意图，图4所示为本发明第一实施例的像素结构的剖视示意图。本发明的显示器dp举例为液晶显示器，但不以此为限。如图1所示，本实施例的显示器dp包括多个像素结构100，呈一阵列方式排列。多个像素结构100可平行并排成沿着第一方向d1延伸的多个行(row)，而多个行可沿着第二方向d2平行并排形成像素阵列，其中像素结构100可成沿着第二方向d2延伸的多个列(column)，并且第一方向d1不平行于第二方向d2，而本实施例的第一方向d1垂直于第二方向d2，但不以此为限。在本实施例中，像素结构100的俯视形状可为接近平行四边形的形状，具体而言，像素结构100的形状可为两边平行第一方向d1而另外两边不平行第一方向d1与第二方向d2的平行四边形的形状，例如，在相邻两行中，其中一行的像素结构100的平行四边形中的两边与第二方向d2之间具有正夹角θ，而另一行的像素结构100的平行四边形中的两边与第二方向d2之间具有负夹角－θ，亦即相邻两行的像素结构100的平行四边形不相同但对称于平行第一方向d1的假想线，因此相邻两像素结构100在第二方向d2上排列成「<」字形或「>」字形，亦即像素结构100在第二方向d2上排列成弯折形的列，但不以此为限。在变化实施例中，像素结构100的形状还可为矩形、「>」字形、「<」字形或其他适合的形状，并依据需求排列此些像素结构100，例如当像素结构100的形状为矩形时，像素结构100可沿着第一方向d1延伸而排列成多个行，并沿着第二方向d2延伸而排列成多个列，但不以此为限，在另一变化实施例中，像素结构100的各个行之间或各个列之间可彼此错位排列。另外，在本实施例中，各个像素结构100之间可通过用以传递信号的扫描线sl与数据线dl来区隔定义出像素区域，而扫描线sl与数据线dl分别对应电连接像素结构100中的薄膜晶体管t，且扫描线sl与数据线dl彼此交错且绝缘，举例而言，扫描线sl可沿着第一方向d1延伸并在第二方向d2上并排，数据线dl大体上可沿着第二方向d2延伸并在第一方向d1上并排，但其分隔方式与设置方式不以此为限。此外，各个像素结构100可作为显示器dp的子像素，并且由多个子像素组成一个像素，例如由三个子像素组成一个像素，以作为用以显示画面的单元。

如图1到图4所示，本实施例的像素结构100包括薄膜晶体管t、第一绝缘层150、第一透明导电层160、第二绝缘层170、连接孔h以及第二透明导电层180。基板110用以承载像素结构100中的组件，并具有一表面110a，其中基板110可为硬质基板例如玻璃基板、塑料基板、石英基板或蓝宝石基板，也可为例如包含聚亚酰胺材料(polyimide，pi)或聚对苯二甲酸乙二酯材料(polyethyleneterephthalate，pet)的可挠式基板，但不以此为限。

薄膜晶体管t设置在基板110的表面110a上，且薄膜晶体管t包含有栅极g、栅极绝缘层gi、源极s、漏极d以及半导体层ch。在本实施例中，第一导电层120设置在基板110上，绝缘层130设置在第一导电层120上，第二导电层140设置在绝缘层130上，并且，第一导电层120包括薄膜晶体管t的栅极g，第二导电层140包括薄膜晶体管t的源极s与漏极d，而绝缘层130包括栅极绝缘层gi，其用以分隔栅极g与半导体层ch，因此本实施例的薄膜晶体管t可为底栅型薄膜晶体管(bottom-gatethinfilmtransistor)，但不以此为限，薄膜晶体管t亦可为顶栅型薄膜晶体管(top-gatethinfilmtransistor)。在本实施例中，扫描线sl与数据线dl分别用以传输更新画面的控制信号与显示灰阶的控制信号，其中扫描线sl亦可设置在第一导电层120中并与薄膜晶体管t的栅极g电连接，而数据线dl亦可设置在第二导电层140中，并与薄膜晶体管t的源极s电连接，但不以此为限。另外，第一导电层120与第二导电层140可包括导电性好的导电材料，例如金属材料。

第一绝缘层150设置在薄膜晶体管t上，第一透明导电层160设置在第一绝缘层150上，也就是说，第一绝缘层150用以分隔第一透明导电层160与第二导电层140。第一绝缘层150可为单层(single-layer)结构或多层(multi-layer)结构。第一透明导电层160可包括像素电极162，设置在各像素结构100中，且像素电极162电连接到薄膜晶体管t的漏极d。第二绝缘层170设置在第一绝缘层150与第一透明导电层160上，而第二透明导电层180设置在第二绝缘层170上，也就是说，第二绝缘层170用以分隔第二透明导电层180与第一透明导电层160。第二绝缘层170可为单层结构或多层结构。第二透明导电层180可包括共同电极182，其与像素电极162在基板110的表面110a的垂直投影方向上部分重叠，亦即，本实施例的像素结构100为共同电极182在上且像素电极162在下的设计。须说明的是，两相邻像素结构100的共同电极182可彼此相连接，亦即，一个共同电极182可对应一个或多个像素结构100而设置，在本实施例中，在第一方向d1上与第二方向d2上相邻的像素结构100的共同电极182可彼此相连接，但不以此为限，在变化实施例中，可仅是位于同一行或同一列中的像素结构100的共同电极182彼此相连接。此外，共同电极182具有多条狭缝182a与位在相邻两条狭缝182a间的条状电极182f，使得共同电极182与对应的像素电极162间产生电场以控制液晶分子的转动。因此，当薄膜晶体管t开启时，数据线dl所传输的显示灰阶的控制信号可传递到像素电极162，借此，像素电极162可依据显示灰阶的控制信号并搭配共同电极182的耦合电场控制液晶分子而显示出画面的显示灰阶。更精确地说，本实施例的像素电极162可具有第一部分162a以及第二部分162b，此两者彼此连接。在本文中，像素电极162与漏极d在垂直投影方向上重叠的部分为第二部分162b，而未重叠的部分则为第一部分162a，其中垂直投影方向垂直于基板110的表面110a(下文有关垂直投影方向的定义都与此处相同，不再赘述)。另外，第一绝缘层150与第二绝缘层170可分别包括氧化硅、氮化硅或氮氧化硅等材料，而第一透明导电层160与第二透明导电层180可分别包括氧化铟锡(indiumtinoxide，ito)或氧化铟锌(indiumzincoxide，izo)，但不以此为限。

传统以共同电极在上且像素电极在下为设计的显示器中，会因为像素电极、数据线、薄膜晶体管的漏极与源极都仅以单一绝缘层而与共同电极分隔，因此，在不增加像素尺寸的条件下，当像素电极与共同电极所形成的储存电容的电容值须提升时，会借由减少此绝缘层的厚度而降低像素电极与共同电极的间距，但是相对的，数据线与共同电极之间的间距也因此缩小，导致负载提升，并且，当绝缘层变薄时亦会提高金属材料穿刺而造成短路的可能性。而在本发明中，由于第一绝缘层150设置在像素电极162以及数据线dl、薄膜晶体管t的漏极d与源极s之间，且第二绝缘层170设置在像素电极162以及共同电极182之间，因此，可透过减少第二绝缘层170的厚度以提升由像素电极162与共同电极182所形成的储存电容的电容值，并可透过增加第一绝缘层150的厚度以减少数据线dl与共同电极182之间的负载，且同时减少金属材料穿刺的可能性，以达到提升储存电容的电性或减少在提高分辨率的情况下所附带产生不良的影响。举例来说，在共同电极182在上且像素电极162在下为设计的高像素密度(也就是高ppi)显示器中，因为像素结构的面积变小，而通常共同电极182的条状电极182f的宽度与狭缝182a的宽度因工艺技术(例如黄光工艺的曝光显影)的极限而无法一直随着像素结构的面积变小而缩小，因此位在一个像素结构中的共同电极182的条状电极182f数目与狭缝182a数目也会减少，使得在垂直投影方向上共同电极182与像素电极162重叠的面积减少。藉由本发明的像素结构，当像素密度提高时，可调整第一绝缘层150与第二绝缘层170的厚度与材料组合，使得虽然共同电极182与像素电极162重叠的面积减少，但储存电容可维持不变或是仅些微改变，并且同时可减少数据线dl与共同电极182之间的负载。如图1至图3所示，共同电极182在一个像素结构中具有两条狭缝182a与一个条状电极182f，但不以此为限，在变化实施例中，共同电极182在一个像素结构中可具有三条狭缝182a与两个条状电极182f，其中每个条状电极182f是位于相邻的两条狭缝182a间。当像素结构的面积愈小时，也就是当一个像素结构中的共同电极182的狭缝182a数目与条状电极182f数目愈少时(例如一个像素结构中的共同电极具有三条狭缝182a与两个条状电极182f，或是具有两条狭缝182a与一个条状电极182f时)，本发明解决储存电容过小与负载过大的问题会具有更显着的功效，但本发明不限制在一个像素结构中的共同电极182的狭缝182a数目与条状电极182f数目。

此外，在本发明中，为了使像素电极162电连接到薄膜晶体管t的漏极d，本实施例的像素结构100中的连接孔h位于第一绝缘层150与第二绝缘层170中，且连接孔h暴露出部分的像素电极162以及部分的漏极d，也就是说在垂直投影方向上连接孔h重叠于部分的像素电极162以及部分的漏极d，此外，第二透明导电层180还包括与共同电极182电性绝缘的连接电极184，连接电极184延伸至连接孔h内并直接接触所暴露出的漏极d以及像素电极162，以使两者电连接，需注意的是，本实施例的连接电极184在基板110表面110a的投影面积大于连接孔h在基板110表面110a的投影面积，如图3所示，但不以此为限。具体而言，本实施例是在形成第二绝缘层170之后与形成第二透明导电层180之前，先进行蚀刻工艺而对第一绝缘层150与第二绝缘层170蚀刻以形成连接孔h，使得第一绝缘层150与第二绝缘层170未覆盖像素电极162的一部分以及薄膜晶体管t的部分的漏极d，借此形成连接孔h，也就是说，连接孔h包括第三部分h3以及第四部分h4，第三部分h3暴露出像素电极162的一部分，亦即第三部分h3是移除部分第二绝缘层170所形成，使得第二绝缘层170在连接孔h的第三部分h3中未覆盖像素电极162，而第四部分h4暴露出部分漏极d，亦即第四部分h4是移除部分第一绝缘层150与部分第二绝缘层170所形成，使得第一绝缘层150与第二绝缘层170在连接孔h的第四部分h4中未覆盖漏极d。接着，形成第二透明导电层180，使连接电极184延伸至连接孔h内并与所暴露出的漏极d以及像素电极162接触并电连接，也就是说，像素电极162通过连接电极184电连接薄膜晶体管t的漏极d，以完成像素电极162与薄膜晶体管t的漏极d的电连接。如图3与图4所示，在本实施例中，连接孔h的第三部分h3暴露出像素电极162的第二部分的至少一部分，但不以此为限。此外，本实施例的像素电极162以及漏极d可在垂直投影方向上对应第三部分h3的区域内重叠且彼此间设置有第一绝缘层150，以使连接孔h具有较佳的剖面形状，以避免填入连接孔h内的连接电极184断线，除此之外，像素电极162以及漏极d在垂直投影方向上对应第三部分h3的区域内重叠也可降低连接孔h的尺寸，以增加像素结构的有效显示面积，进而增加亮度，但设置方式不以此为限。在本实施例中，为了使连接电极184达到较好的电连接与接触的效果，连接孔h的面积可大于或等于第三部分h3的面积的2倍，并且较佳为第三部分h3的面积的2～3倍，也就是连接孔h内所暴露出的像素电极162的面积较佳为连接孔h的面积的1/3至1/2，但连接孔h设置方式并不以此为限。

由于连接孔h具有暴露出像素电极162的第三部分h3以及暴露出漏极d的第四部分h4，并透过连接电极184电连接像素电极162以及漏极d，因此，相较于传统以两个蚀刻孔分别对应暴露像素电极与漏极再透过连接电极电连接的设计，本实施例的连接电极184的长度可为传统设计的1/2倍以下，也就是说，假使本实施例的连接孔h与连接电极184构成一连接结构，且传统的两个蚀刻孔与连接电极构成一传统的连接结构，本实施例的连接结构的长度可为传统的连接结构的1/2倍以下，借此提升像素的开口率而提升亮度。在本实施例中，连接孔h的最大长度可为约2微米至约7微米，而连接电极184可依据连接孔h的尺寸以及工艺偏移误差范围来调整。举例来说，当连接孔h的最大长度为约2微米时，连接电极184的最大长度(例如图3中连接电极184沿着第一方向d1的长度)可为约8微米，当连接孔h的最大长度为约7微米时，连接电极184的最大长度可为约13微米，亦即连接电极184最大长度可为约8微米至约13微米，但不以此为限。值得一提的是，在本实施例中，连接孔h的第三部分h3可位于第四部分h4的一侧，连接电极184的面积大于连接孔h的面积且连接孔h在垂直投影方向与连接电极184的一部分重叠，而连接电极184的另一部分则位在连接孔h的外围，在此设置之下，即使在蚀刻形成连接孔h的过程中在像素电极162下的第一绝缘层150发生底切(undercut)现象，使得连接电极184在连接孔h内断线，像素电极162仍可藉由位在连接孔h外围的连接电极184与漏极d电连接，而不致于造成断路，但第三部分h3与第四部分h4的设置位置不以此为限，可依据需求而设计。

除此之外，连接电极184可具有第一边缘184a以及第二边缘184b，第一边缘184a为连接电极184在第二方向d2上与像素电极162的第一部分162a距离最短的边缘(即在连接电极184中距第一部分162a最近的边缘)，第二边缘184b为连接电极184在第二方向d2上与第一部分162a距离最长的边缘(即在连接电极184中距第一部分162a最远的边缘)，且第一边缘184a位于第二边缘184b与第一部分162a之间，而连接孔h具有第三边缘ha以及第四边缘hb，第三边缘ha为连接孔h在第二方向d2上与像素电极162的第一部分162a距离最短的边缘(即在连接孔h中距第一部分162a最近的边缘)，第四边缘hb为连接孔h在第二方向d2上与第一部分162a距离最长的边缘(即在连接孔h中距第一部分162a最远的边缘)，且第三边缘ha位于第四边缘hb与第一部分162a之间，举例而言，本实施例的连接电极184与连接孔h可都为矩形，因此第一边缘184a与第二边缘184b分别为连接电极184在第二方向d2上的两相对侧边，第三边缘ha与第四边缘hb分别为连接孔h在第二方向d2上的两相对侧边，但不以此为限，连接电极184与连接孔h的形状可依需求设计，例如可为圆形，且连接电极184与连接孔h的形状亦可为不同类型的形状。

由于连接电极184与共同电极182电性绝缘，因此在设计上需要考虑制造误差而预留一定的距离，并且由共同电极与像素电极重叠而形成的储存电容的面积则会随着连接电极的尺寸而改变，进而影响像素的开口率。因此，为了提升像素的开口率，如图3所示，本实施例将连接电极184的第一边缘184a与连接孔h的第三边缘ha之间的间距缩小，使得共同电极182有更多的面积与像素电极162重叠，以提升储存电容的电性以及像素的开口率。在本实施例中，连接电极184的第一边缘184a与连接孔h的第三边缘ha重叠相切，且连接电极184完全覆盖连接孔h，但不以此为限。请参考图5a，图5a所示为本发明第一实施例的变化实施例的部分像素结构的俯视示意图。如图5a所示，当连接电极184未完全覆盖连接孔h时，亦即连接电极184覆盖部分连接孔h，连接孔h中所暴露的像素电极162的部分在垂直投影方向上重叠于连接电极184(亦即连接孔h中所暴露的像素电极162有一部分与连接电极184直接接触)，而连接孔h中所暴露的像素电极162的另一部分并未与连接电极184重叠(亦即连接孔h中所暴露的像素电极162的另一部分未与连接电极184直接接触)，亦即第一边缘184a位于第三边缘ha与第四边缘hb之间，且连接电极184的第一边缘184a的至少一部分在垂直投影方向上位于连接孔h的第三部分h3内。请参考图5b，图5b所示为本发明第一实施例的另一变化实施例的部分像素结构的俯视示意图。如图5b所示，连接电极184完全覆盖连接孔h，亦即第三边缘ha位于第一边缘184a与第四边缘hb之间。

在图3、图5a与图5b的实施例中，图3的实施例可为本发明光罩的布局图，而图3、图5a与图5b可分别为连接电极184与连接孔h未有相对偏移、连接电极184相对于连接孔h具有沿着第二方向d2的负向偏移、与连接电极184相对于连接孔h具有具有沿着第二方向d2的正向偏移的情况下制作出来的像素结构，但不以此为限。在一变化实施例中，图5a的实施例可为本发明光罩的布局图，而图5a可为连接电极184与连接孔h未有相对偏移的情况下制作出来的像素结构，且图3与图5b可为连接电极184相对于连接孔h具有具有沿着第二方向d2的正向偏移的情况下制作出来的像素结构。在另一变化实施例中，图5b的实施例可为本发明光罩的布局图，而图5b可为连接电极184与连接孔h未有相对偏移的情况下制作出来的像素结构，且图3与图5a可为连接电极184相对于连接孔h具有沿着第二方向d2的负向偏移的情况下制作出来的像素结构。本发明制作出图3、图5a与图5b的像素结构的光罩布局图不以上述实施例为限。如图3所示，因为连接电极184的第一边缘184a与连接孔h的第三边缘ha相切，也就是连接电极184的第一边缘184a的至少一部分与连接孔h的第三边缘ha重叠，因此可让共同电极182有更大的面积与像素电极162重叠，以提升开口率与增加储存电容。此外，如图3所示，因为连接电极184的第二边缘184b与连接孔h的第四边缘hb之间具有一第一距离l1，且第一距离l1大于工艺中连接电极184相对于连接孔h的对准偏移，因此在发生连接电极184相对于连接孔h具有沿着第二方向d2的正向偏移的情况时(例如图5b的实施例)，连接电极184还是会完全覆盖连接孔h中的漏极d，以避免金属(漏极d)裸露而造成腐蚀。举例来说，第一距离l1可小于或等于3微米，且较佳为大于或等于2微米并且小于或等于3微米，但不以此为限。

本发明的像素结构以及显示器不以上述实施例为限。下文继续介绍本发明的其它实施例或变化形，然为了简化说明并突显各实施例或变化形之间的差异，下文中使用相同标号标注相同组件，并且不再对重复部分作赘述。

请参考图6，图6所示为本发明第一实施例的变化实施例的部分像素结构的俯视示意图。如图6所示，本变化实施例与第一实施例的差异在于本变化实施例的像素结构100的连接孔h的形状为圆形，也就是说，连接孔h的形状为不同类型的形状。举例来说，在一些实施例中，当光罩上的连接孔h布局形状为正方形时，在经过黄光工艺(photoprocess)中的曝光显影与蚀刻工艺后，通常制作出来的连接孔h的形状可为圆形，但不以此为限。因此，连接孔h的第三边缘ha与第四边缘hb分别为连接孔h在第二方向d2上的两弧，且此两弧分别位在连接孔h的两侧。连接电极184的第一边缘184a与连接孔h的第三边缘ha相切，也就是连接电极184的第一边缘184a的一部分与连接孔h的第三边缘ha重叠。与图3的实施例类似，连接电极184的第二边缘184b与连接孔h的第四边缘hb之间具有一第一距离l1。请参考图7a与图7b，图7a与图7b所示为图6实施例的变化实施例的部分像素结构的俯视示意图。如图7a所示，连接电极184未完全覆盖连接孔h，且连接孔h中所暴露的像素电极162有一部分在垂直投影方向上重叠于连接电极184，而连接孔h中所暴露的像素电极162的另一部分并未与连接电极184重叠。如图7b所示，连接电极184完全覆盖连接孔h，并且连接孔h的边缘与连接电极的边缘具有大于0的距离。

综上所述，在图3、图5b、图6与图7b的实施例中，连接电极184完全覆盖连接孔h，亦即连接电极184的一部分与连接孔h在垂直投影方向重叠。在图3与图6的实施例中，连接孔h的部分周缘与连接电极184的部分周缘相切，也就是连接孔h的部分周缘与连接电极184的部分周缘在垂直投影方向重叠，而在图5b与图7b的实施例中，在垂直投影方向上连接电极184的周缘位在连接孔h的周缘的外围且彼此未重叠。此外，在图5a与图7a的实施例中，连接电极184覆盖连接孔h的一部分，亦即连接孔h的一部分与连接电极184的一部分在垂直投影方向上重叠，并且在垂直投影方向上连接电极184的部分周缘位在连接孔h中。如图3与图6所示，第一边缘184a与第三边缘ha相切，而在图5a、图5b、图7a与图7b中，第一边缘184a与第三边缘ha之间具有第二距离l2，此外，在图3、图5a、图5b、图6、图7a与图7b中，第二边缘184b与第四边缘hb之间具有第一距离l1，其中第二距离l2为在垂直第一边缘184a的方向上第三边缘ha中最靠近像素电极162的第一部分162a的点与第一边缘184a之间的距离，第一距离l1为在垂直第二边缘184b的方向上第四边缘hb中距离像素电极162的第一部分162a最远的点与第二边缘184b之间的距离。在连接电极184完全覆盖连接孔h，且在垂直投影方向上连接电极184的周缘位在连接孔h的周缘的外围且彼此未重叠的实施例中(例如图5b与图7b)，或是连接电极184覆盖连接孔h的一部分，并且在垂直投影方向上连接电极184的部分周缘位在连接孔h中的实施例中(例如图5a与图7a)，第一边缘184a与第三边缘ha之间的第二距离l2小于或等于2.4微米，或是小于或等于1.7微米，而第二边缘184b与第四边缘hb之间的第一距离l1大于或等于0.6微米并且小于或等于5.4微米，但不以此为限。

需说明的是，在图1至图7b中的连接孔h的形状是以矩形或圆形为例示，但本发明不限定连接孔h的形状，举例来说，连接孔h的形状可为其它多边形，并且连接孔h的位置与设置方式与图1至图7b的实施例类似，于此不再赘述。

请参考图8a到图8f，图8a所示为本发明第一实施例的部分像素结构的俯视示意图，图8b到图8e所示分别为对应图8a中剖线aa’，bb’，cc’与dd’的剖视示意图，而图8f所示为像素电极与漏极的电连接路径。图8a与图3类似，其差别在于图8a省略一些组件标号并且图8a还标记连接电极的多个部分。如图8a所示，连接电极184包含第五至第八部分184e～184h，在垂直投影方向上，第五部分184e与连接孔h的第三部分h3重叠，第六部分184f与连接孔h的第四部分h4重叠，而连接电极184的第七与第八部分184g，184h则设置连接孔h的外围，也就是第七部分184g与部分像素电极162及部分漏极d重叠，第八部分184h则与部分漏极d重叠。连接电极的第五部分184e与第六部分184f在连接孔h内分别接触像素电极162与漏极d，而连接电极的第七部分184g与重叠的像素电极162间具有第二绝缘层170，且连接电极的第八部分184h与重叠的漏极d间具有第一绝缘层150与第二绝缘层170。如图8a与图8b所示，第五部分184e与第六部分184f在连接孔h内彼此耦接并且分别接触像素电极162与漏极d，以电连接像素电极162与漏极d，因此像素电极162是依序透过连接电极184的第五部分184e与第六部分184f以电连接漏极d。上述像素电极162与漏极d的电连接路径是对应到图8f中的第一电连接路径p1。如图8b到图8e所示，第五部分184e在连接孔h内接触像素电极162(参图8b)，第五部分184e与第七部分184g彼此耦接(参图8c)，第七部分184g与第八部分184h彼此耦接(参图8d)，第八部分184h与第六部分184f彼此耦接，并且第六部分184f在连接孔h内接触漏极d(参图8e)，因此像素电极162也可依序透过第五部分184e，第七部分184g，第八部分184h与第六部分184f以电连接漏极d。上述像素电极162与漏极d的电连接路径是对应到图8f中的第二电连接路径p2。在本实施例中，连接孔h是藉由一道黄光-蚀刻工艺(photo-etching-process，pep)形成，因此是在将光阻图案化后，再进行蚀刻工艺依序移除部分的第一绝缘层150与部分的第二绝缘层170，以形成连接孔h，因此当进行蚀刻工艺时，对应连接孔h的第三部分h3与第四部分h4的第二绝缘层170先被蚀刻移除，接下来进行第一绝缘层150的蚀刻时，因为对应连接孔h的第三部分h3的第一绝缘层150上方具有像素电极162，因此对应连接孔h的第三部分h3的第一绝缘层150(也就是在垂直投影方向上与连接孔h的第三部分h3重叠的部分第一绝缘层150)未被移除，而对应连接孔h的第四部分h4的第一绝缘层150(也就是在垂直投影方向上与连接孔h的第四部分h4重叠的部分第一绝缘层150)则被蚀刻移除以暴露漏极d，接下来形成包括共同电极182与连接电极184的第二透明导电层180，并且连接电极184在连接孔h内可自像素电极162延伸经过第一绝缘层150的侧边以与漏极d接触(参图8b)，但本发明不以此为限。请参考图8g，在一些变化实施例中，在蚀刻对应第四部分h4的第一绝缘层150时，可能会因为蚀刻工艺除了朝垂直方向蚀刻外，也会朝侧边方向些微蚀刻，因此造成对应第三部分h3的第一绝缘层150(也就是在垂直投影方向上位在像素电极162下方的第一绝缘层150)也同时会被蚀刻，造成在像素电极162下的第一绝缘层150发生底切(undercut)现象(参图8g中虚线围绕的部分)，因此在形成连接电极184时会造成连接电极184在连接孔h内断线，使得第五部分184e与第六部分184f在连接孔h内无法接触(也就是像素电极162无法透过第一电连接路径p1与漏极d电连接)，但像素电极162仍可藉由位在连接孔h外围的连接电极184与漏极d电连接，也就是像素电极162可依序透过连接电极184的第五部分184e，第七部分184g，第八部分184h，第六部分184f以与漏极d电连接(也就是像素电极162可透过第二电连接路径p2与漏极d电连接)，而不致于造成断路。综上所述，本发明的像素电极162可藉由第一电连接路径p1与第二电连接路径p2中的至少一者与漏极d电连接：第一电连接路径p1为像素电极162依序透过连接电极184的第五部分184e与第六部分184f以与漏极d电连接；第二电连接路径则为像素电极162依序透过连接电极184的第五部分184e，第七部分184g，第八部分184h与第六部分184f以与漏极d电连接。藉由本发明的漏极d，像素电极162，连接孔h与连接电极184的独特布局设计，即使因为在蚀刻形成连接孔h的过程中在像素电极162下的第一绝缘层150发生底切现象，使得第五部分184e与第六部分184f在连接孔h内断线无法接触，也就是连接电极162无法透过第一电连接路径p1电连接漏极d，连接电极162仍然可以透过第二电连接路径p2电连接漏极d，因此本发明可大幅提升产品良率。需说明的是，在图8a的实施例中，第七部分184g设置在第五部分184e的两侧(左侧与右侧)，而第八部分184h是设置在第六部分184f的三侧(左侧、右侧与下侧)，但不以此为限，在变化实施例中，第七部分184g可仅设置在第五部分184e的一侧(左侧或右侧)，而第八部分184h是仅设置在第六部分184f的一侧(左侧或右侧)或是两侧(左侧与下侧，或是右侧与下侧)，同样可使像素电极162藉由第一电连接路径p1与第二电连接路径p2中的至少一者与漏极d电连接。举例来说，当第七部分184g设置在第五部分184e的左侧时，而第八部分184h是设置在第六部分184f的左侧或是设置在第六部分184f的左侧与下侧时，像素电极162同样可藉由第一电连接路径p1与第二电连接路径p2中的至少一者与漏极d电连接。此外，上述说明是以图3的实施例为例示，图5a至图7b的实施例类似而不再赘述。

请参考图9，图9所示为本发明第二实施例的部分像素结构的俯视示意图。本实施例与第一实施例的差异在于本实施例的像素结构100的连接孔h的第三部分h3环绕第四部分h4，亦即像素电极162具有一开口162c，并且开口162c暴露出漏极d，其中在本实施例的制造流程中，可在形成像素电极162时形成此开口162c，并在形成第二绝缘层170之后与形成第二透明导电层180之前，直接进行蚀刻工艺而对第一绝缘层150与第二绝缘层170蚀刻，使得蚀刻剂在完成第二绝缘层170的蚀刻后可直接通过像素电极162中的开口162c而直接蚀刻第一绝缘层150，借此形成连接孔h以暴露出部分的像素电极162以及部分的漏极d。接着，形成第二透明导电层180，使连接电极184延伸至连接孔h内并与于所暴露出的漏极d以及像素电极162接触并电连接，但制造流程不以此为限。在图9的实施例中，连接孔h的形状为矩形，但不以此为限，在变化实施例中，连接孔h可为其它形状，例如可为圆形或其它多边形。

请参考图10a至圖10e，图10a至图10e所示为本发明第一实施例的像素结构的制造流程示意图。如图10a所示，在基板(图未示)上形成第一导电层120，导电层120包括扫描线sl与栅极g。如图10b所示，形成绝缘层130(图未示)、半导体层ch以及第二导电层140，绝缘层130包括栅极绝缘层gi(图未示)，第二导电层140包括数据线dl、源极s与漏极d。如图10c所示，形成第一绝缘层150(图未示)与第一透明导电层160，第一透明导电层160包括像素电极162。像素电极162包括第一部分162a与第二部分162b，第二部分162b在垂直投影方向上与部分漏极d重叠。如图10d所示，形成第二绝缘层170(图未示)后，移除部分第一绝缘层150与部分第二绝缘层170以形成连接孔h，连接孔h显露部分像素电极162与部分漏极d。如图10e所示，形成第二透明导电层180，第二透明导电层180包括共同电极182与连接电极184，共同电极182具有多条狭缝182a，连接电极184延伸至连接孔h内以接触像素电极162与漏极d，使得像素电极162通过连接电极184电连接漏极d。在本实施例中，连接孔h是藉由一道黄光-蚀刻工艺(photo-etching-process，pep)形成，以节省工艺步骤，但不以此为限，在变化实施例中，显露部分像素电极162与部分漏极d的连接孔h可经由两道不同工艺形成。举例来说，当第一绝缘层150包含由下往上依序堆叠的非感光型绝缘材料层与感光型绝缘材料(例如感光树脂)层，也就是第一绝缘层150为双层结构的绝缘层，可在形成第一绝缘层150后，先藉由一道黄光工艺进行曝光显影移除部分感光型绝缘层以暴露位在其下方的部分非感光型绝缘材料层，再藉由一道黄光-蚀刻工艺移除部分第二绝缘层170与暴露的非感光型绝缘材料层以形成连接孔h，并且移除部分感光型绝缘层的步骤可在形成第一透明导电层160的步骤前进行，或是在形成第一透明导电层160的步骤后且在形成第二绝缘层170的步骤前进行，但不以此为限。需说明的是，图10a至图10e的像素结构是对应至图1至图4的实施例，图5a至图7b实施例的像素结构的制造流程与图10a至图10e类似，于此不再赘述。

综上所述，在本发明显示器的像素结构中，由于第一绝缘层设置在像素电极以及数据线、薄膜晶体管的漏极与源极之间，且第二绝缘层设置在像素电极以及共同电极之间，因此，可透过减少第二绝缘层的厚度以提升由像素电极与共同电极所形成的储存电容的电容值，并可透过增加第一绝缘层的厚度以减少数据线与共同电极之间的负载，且同时减少金属材料穿刺的可能性，以达到提升储存电容的电性或减少在提高分辨率的情况下所附带产生不良的影响。另一方面，本发明的连接孔暴露出部分的像素电极以及部分的漏极，因此，在制造过程中可仅通过一次的蚀刻工艺即完成用以电连接像素电极与漏极的连接孔的制造，并且在形成共同电极时，同时形成延伸进连接孔的连接电极以电连接像素电极与漏极，借此节省制造成本。并且，还可通过缩减连接电极的尺寸以及像素电极与漏极的重叠设置，以达到提升像素的开口率的功效。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。