一种纵向多重PN结的VDMOS分压环的设计方法与流程

本发明涉及半导体功率器件领域，尤其涉及一种纵向多重pn结的vdmos分压环的设计方法。

背景技术：

vdmos是80年代以来发展迅猛的一种半导体功率器件，其在高压大电流领域的贡献非常大。vdmos的设计主要分两个部分，一个是元胞区域，一个是边缘分压环区域。元胞区域主要是电流通路，在vdmos的漏极加高压时，元胞区域的pn结耗尽区近似为平行平面结，耐压比较高，若边缘不做任何处理，由于边缘元胞处平面结的曲率效应，会使击穿电压降低，所以器件还需要有终端结构。

现有终端技术有很多，主要可归纳分类为场限环(flr)、场板(fp)、结终端扩展(jte)等，其中面积比较小的是jte技术，是一个单独大pn结终端，但是此技术需要pring距离截止环n+保持一定距离，即此技术的面积不是最优化的。本专利设计一种新型的纵向复合pn结结构的终端，可以实现更小的终端面积。

技术实现要素：

本发明的目的在于针对上述现有技术的不足，提供了一种纵向多重pn结的vdmos分压环的设计方法，在耐压跟传统结构保持一致的条件下，实现更小的终端面积，进而降低成本

为实现上述目的，本发明采用了如下技术方案：

本发明提供了一种纵向多重pn结的vdmos分压环的设计方法，其特征在于，包括以下工艺流程：

1)衬底片准备；根据不同的耐压等级选择不同的n型电阻率，接着做zero光刻、刻蚀，zero仅用于后续的光刻对准，然后做bp光刻，bp注入注入硼；

2)去胶后做bp高温推阱，形成深bp阱；

3)薄n型epi生长；

4)nw高能普注，注入磷；

5)pw光刻，pw注入，注入硼；

6)去胶后做推阱，并用locos的方式形成fox区域；

7)ptop光刻，ptop注入，注入硼；

8)去胶后做短时间的推阱，然后做n+光刻注入，p+光刻注入，其中ptop、pw、bp均为p型区域；

9)ild沉积，孔刻蚀，metal沉积，metal光刻刻蚀。

进一步，所述步骤2)中，温度为1150℃，时间为300mins。

进一步，步骤3)中，所述生长厚度为4um～5.0um。

进一步，所述步骤4)中，能量为300kev～360kev，剂量为0.8e12～1.2e12。

进一步，所述步骤5)中，能量为80kev，剂量为0.5e13～1.5e13。

进一步，所述步骤7)中，能量180kev，剂量2.9e12。

进一步，所述nw位于所述bp上部。

进一步，所述ptop位于所述nw上部。

进一步，所述ptop跟所述bp通过所述pw连接。

进一步，所述nw位于所述ptop与所述bp中间并与所述pw平行。

本发明的有益效果为：设计方法，优化vdmos终端结构，在相同耐压下可以实现更小的终端长度。因为主结p型区域bp，可以受到原衬底nepi耗尽，还能受到顶部nw的辅助耗尽，当bp完全耗尽后实现耐高压。原传统结构主结p型区域pring，可以受到衬底nepi耗尽，还需要横向nw耗尽，当pring完全耗尽后实现耐高压，但是由于有横向nw，使得终端长度比较长；

1)vdmos终端纵向pnpn，ptop/nw/bp/nepi多层结构；

2)如果不做ptop光刻注入，那么就是实现了vdmos终端纵向npn，nw/bp/nepi多层结构。

附图说明

图1为本发明现有技术的结构示意图；

图2为本发明步骤1)的结构示意图；

图3为本发明步骤2)的结构示意图；

图4为本发明步骤3)的结构示意图；

图5为本发明步骤4)的结构示意图；

图6为本发明步骤5)的结构示意图；

图7为本发明步骤6)的结构示意图；

图8为本发明步骤7)的结构示意图；

图9为本发明步骤8)的结构示意图；

图10为本发明的一种纵向多重pn结的vdmos分压环的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

请参阅图10，一种纵向多重pn结的vdmos分压环的设计方法，包括以下步骤：

1)请参阅图2，衬底片准备；vdmos的衬底片为n型掺磷epi1硅衬底，根据不同的耐压等级需求选择不同的n型电阻率。然后做zero光刻、刻蚀，zero仅用于后续的光刻对准，然后做bp光刻，bp1注入bp注入硼。

2)如图3所示，去胶后做bp1高温推阱，温度1150℃，时间300mins，形成深bp阱；

3)如图4，薄n型epi4生长，厚度为为4um～5.0um。

其中，厚度太厚或者太薄都不能很好的形成所谓的resurf结构。

4)如图5，nw5高能普注，注入磷，能量为300kev～360kev，，剂量为0.8e12～1.2e12；

其中，能量越高，注入深度越深，体内浓度越均匀，330kev是常见的高能注入能量。

1.0e12是中心剂量，剂量越高，耐压越低，剂量越低，越不容易辅助bp耗尽。

5)如图6，pw光刻，pw6注入，注入硼，能量为80kev，剂量为0.5e13～1.5e13；

6)如图7，去胶后做推阱，并用locos的方式形成fox区域7；

7)如图8，ptop光刻，ptop8注入，注入硼，能量180kev，剂量2.9e12；

8)如图9，去胶后做短时间的推阱，然后做n+9光刻注入，p+10光刻注入，因为ptop8、pw6、bp1均为p型区域；

9)如图10，ild12沉积，孔刻蚀，metal11沉积，metal11光刻刻蚀。

所述nw5位于所述bp1上部。

所述ptop8位于所述nw5上部。

所述ptop8跟所述bp1通过所述pw6连接。

所述nw5位于所述ptop8与所述跟bp1中间并与所述pw6平行。

以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

技术特征：

技术总结
本发明提供了一种纵向多重PN结的VDMOS分压环的设计方法，包括以下工艺流程：N型衬底片准备；Zero光刻、刻蚀形成光刻标记；BP光刻、BP注入，注入硼，去胶后做BP高温推阱，形成深BP阱；薄N型EPI生长；NW高能普注，注入磷；Pw光刻，Pw注入，注入硼；去胶后做推阱，并用LOCOS的方式形成FOX区域；Ptop光刻，Ptop注入，注入硼；去胶后做短时间的推阱，然后做N+光刻注入，P+光刻注入，其中Ptop、PW、BP均为P型区域；ILD沉积，孔刻蚀，Metal沉积，Metal光刻刻蚀；实现了VDMOS终端纵向PNPN，Ptop/NW/BP/Nepi多层结构；如果不做Ptop光刻注入，那么就是实现了VDMOS终端纵向NPN，NW/BP/Nepi多层结构。

技术研发人员：杜蕾
受保护的技术使用者：深圳市威兆半导体有限公司
技术研发日：2018.12.18
技术公布日：2019.04.12