沟槽隔离结构的形成方法、化学气相沉积工艺与流程

本发明涉及半导体工艺领域，尤其涉及一种沟槽隔离结构的形成方法，以及一种优化的teos-ozone热化学气相沉积工艺。

背景技术：

在集成电路制造中，正硅酸乙酯-臭氧热化学气相沉积(teos(tetraethylorthosilicate)-ozone(o3)thermalcvd)工艺应用广泛，比如高深宽比(harp，highaspectrationprocess)沉积工艺、亚常压化学气相沉积(sacvd，subatmosphericcvd)工艺由于填孔能力好被广泛用于浅沟槽结构(sti，shallowtrenchisolation)以及金属前介质层(pmd，premetaldielectric)的沟槽填充。

在进行teos-ozone热化学气相沉积工艺时，基底表面的物理化学性质会影响teos-ozone沉积氧化硅(sio2)薄膜的沉积速率、均匀性、致密性等。研究表明，基底表面硅羟基(si-oh)数量越多，越有利于teos-ozone反应中间体的吸附，sio2的沉积速率、均匀性、致密性则越好。以sti沟槽填充为例，当前工艺是在sti的sio2沉积之前先采用原位蒸汽氧化反应工艺(issg，insitusteamgeneration)或热氧化反应(thermal)工艺制备一层氧化层，例如sio2层，但issg或热氧化反应制备的sio2层表面缺少硅羟基。

因此如何优化teos-ozone热化学气相沉积工艺的沉积速率、均匀性及致密性，从而提高薄膜质量及产能成为目前亟待解决的问题。

技术实现要素：

本发明技术方案要解决的技术问题是如何优化现有的teos-ozone热化学气相沉积工艺的沉积速率、均匀性及致密性。

为解决上述技术问题，本发明技术方案提供一种沟槽隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有研磨停止层；依次刻蚀所述研磨停止层和半导体衬底，在所述研磨停止层和半导体衬底内形成沟槽；在所述半导体衬底内的沟槽侧壁及底部形成氧化硅层；采用惰性气体等离子体和含羟基的气态或液态物质对所述氧化硅层进行表面处理；采用teos-ozone热化学气相沉积工艺向所述沟槽内填充氧化硅，所述氧化硅填满所述沟槽且覆盖所述研磨停止层。

可选的，采用原位蒸汽氧化反应工艺或热氧化反应工艺在所述半导体衬底内的沟槽侧壁和底部形成氧化硅层。

可选的，所述惰性气体包括ar。

可选的，所述含羟基的气态或液态物质包括h2o、h2o2或醇类。

可选的，所述表面处理中，惰性气体等离子体的功率为50w～2000w、处理时间为1s～60s。

为解决上述技术问题，本发明技术方案还提供一种化学气相沉积工艺，包括：提供半导体衬底；在所述半导体衬底上形成氧化硅层；采用惰性气体等离子体和含羟基的气态或液态物质对所述氧化硅层进行表面处理；采用teos-ozone热化学气相沉积工艺在所述氧化硅层表面沉积氧化硅。

可选的，所述化学气相沉积工艺应用于浅沟槽隔离结构、深沟槽隔离结构、金属前介质层或金属间介质层的形成工艺中。

可选的，所述惰性气体包括ar。

可选的，所述含羟基的气态或液态物质包括h2o、h2o2或醇类。

可选的，惰性气体等离子体的功率为50w～2000w、处理时间为1s～60s。

与现有技术相比，本发明技术方案具有以下有益效果：在采用teos-ozone热化学气相沉积工艺沉积氧化硅薄膜前，先采用惰性气体等离子体和含羟基的气态或液态物质对半导体衬底的氧化硅层进行表面处理，利用惰性气体等离子体击断硅氧键，使得含羟基的气态或液态物质中的羟基可以与硅结合成硅羟基，由此增加表面的硅羟基数量，从而能够优化teos-ozone氧化硅薄膜的沉积速率、均匀性、致密性，提高薄膜质量及产能。

附图说明

图1和图2为衬底表面硅羟基数量影响teos-ozone沉积sio2薄膜的原理示意图；

图3a至图3e为本发明实施例的化学气相沉积工艺的各步骤对应的结构示意图；

图4为本发明实施例的对氧化硅层进行表面处理以增加硅羟基数量的原理示意图；

图5a至图5e为本发明实施例的浅沟槽隔离结构的形成方法各步骤对应的结构示意图。

具体实施方式

在进行teos-ozone热化学气相沉积工艺时，半导体衬底表面的物理化学性质会影响teos-ozone沉积氧化硅(sio2)薄膜的沉积速率、均匀性、致密性等。衬底表面硅羟基(si-oh)数量越多，越有利于teos-ozone反应中间体的吸附，sio2的沉积速率、均匀性、致密性则越好。

以图1为例：(a)半导体衬底10表面有数量较多的硅羟基(si-oh)；(b)进行teos-ozone沉积工艺时，teos被o3激活；(c)teos反应中间物(reactiveintermediates)吸附在衬底10表面有硅羟基(si-oh)的位置；(d)经过脱水反应(dehydrationreaction)，衬底10表面吸附均匀、高密度的硅氧键(si-o，siliconoxygenbond)和硅羟基(si-oh)；(e)2个硅羟基(si-oh)脱水形成硅氧键(si-o)，均匀、高密的硅氧键(si-o)在衬底10表面形成均匀、致密的sio2薄膜11。

以图2为例：(a')半导体衬底10'表面有少量的硅羟基(si-oh)；(b')进行teos-ozone沉积工艺时，teos被o3激活；(c')teos反应中间物(reactiveintermediates)吸附在衬底10'表面有硅羟基(si-oh)的位置(表面反应模式)，teos反应中间物在没有硅羟基(si-oh)的位置(气相反应模式)形成聚硅氧烷(polysiloxane，(-si-o-si-o-)n)；(d')经过脱水反应(dehydrationreaction)，衬底10'表面形成聚硅氧烷、少量的硅氧键(si-o，siliconoxygenbond)和硅羟基(si-oh)；(e')2个硅羟基(si-oh)脱水形成硅氧键(si-o)，少量、不均匀的硅氧键(si-o)在衬底10'表面形成不均匀、致密性差的sio2薄膜11'，影响了薄膜沉积质量。

基于此，为了优化teos-ozone热化学气相沉积工艺，本发明技术方案在teos-ozone热化学气相沉积工艺前先采用惰性气体等离子体和含羟基的气态或液态物质对半导体衬底上的氧化硅层进行表面处理，以增加表面的硅羟基数量。

下面结合实施例和附图对本发明技术方案进行详细说明。

本发明实施例提供的化学气相沉积工艺包括：提供半导体衬底100，在所述半导体衬底上形成氧化硅层(sio2)101，如图3a所示；采用惰性气体等离子体和含羟基的气态或液态物质对所述氧化硅层101进行表面处理，如图3b至图3d所示；采用teos-ozone热化学气相沉积工艺在所述氧化硅层101表面沉积氧化硅102，如图3e所示。

本实施例中，如图3a所示，在teos-ozone热化学气相沉积工艺前，先形成一层氧化硅层，例如采用原位蒸汽氧化反应(issg，insitusteamgeneration)工艺或热氧化反应(thermal)工艺在所述半导体衬底100表面形成氧化硅层101。采用原位蒸汽氧化反应工艺或热氧化反应工艺形成的氧化硅层101表面只有少量的硅羟基(si-oh)，由于缺少硅羟基，使得teos-ozonesio2的沉积速率、均匀性、致密性等较低，影响薄膜性能。

沉积issg或thermalsio2适用于半导体前端工艺，比如浅沟槽隔离(sti，shallowtrenchisolation)工艺，因为这两种工艺都是高温工艺，可以修复浅沟槽刻蚀完之后的硅损伤，平滑沟槽底部角度，更易于后续沉积工艺。另外，在后端工艺或者对热预算要求高的工艺或表面不是硅的结构中，比如金属前介质层(pmd，pre-metaldielectric)的填充，不能使用issg或thermalsio2，可以使用其它已有的工艺如沉积工艺形成sio2层，但这些工艺形成的sio2层表面缺少硅羟基。

在本实施例的工艺节点中，氧化硅层101的厚度范围可以为因为issg或thermalsio2是热氧化工艺，需要消耗衬底硅，如果厚度太薄可能无法完全修复刻蚀之后的硅损伤以及沟槽底部角度的平滑程度不够，从而影响器件性能，如果厚度太大，则会消耗更多的硅，导致器件有源区减小，影响器件性能。

如图3b所示，采用惰性气体等离子体(plasma)对氧化硅层101进行表面处理。本实施例中，采用氩(ar)等离子体对氧化硅层101进行表面处理。相较于其它惰性气体而言，ar作为等离子体点火的效果更好，更利于击断氧化硅层表面的硅氧键。另外，其它稀有气体也可以应用于等离子体表面处理。

进一步，在采用惰性气体等离子体进行表面处理时，可以根据实际工艺情况调整惰性气体plasma的功率和处理时间，以达到较佳的表面处理效果。具体来说，若惰性气体等离子体功率太小或者处理时间太短，则容易使表面处理不完全；惰性气体等离子体功率太大或者处理时间太长，则容易导致plasma刻蚀，从而破坏氧化硅层的表面结构。在本实施例的工艺节点中，所述惰性气体等离子体的功率可以为50w～2000w、处理时间可以为1s～60s。

如图3c所示，采用含羟基的气态或液态物质对氧化硅层101进行表面处理。所述含羟基的气态或液态物质包括但不限于h2o、h2o2或醇类(比如甲醇、乙醇等)。

在采用惰性气体等离子体进行表面处理时，可以根据实际工艺情况调整含羟基的气态或液态物质的浓度和通入时间，以保证含羟基的气态或液态物质可以与氧化硅层表面充分接触，这与物质本身性质相关，在此不做限定。

如图3d所示，在采用惰性气体等离子体和含羟基的气态或液态物质对半导体衬底100上的氧化硅层101进行表面处理后，氧化硅层101表面增加了足够数量的硅羟基(si-oh)且分布均匀。

请参考图4的对氧化硅层进行表面处理以增加硅羟基数量的原理示意图：(i)结合参考图3a，氧化硅层101表面具有硅氧键(si-o)和少量的硅羟基(si-oh)；(ii)结合参考图3b，采用ar等离子体轰击氧化硅层101表面；(iii)结合参考图3c，氧化硅层101表面的硅氧键(si-o)被击断(breakup)，向氧化硅层101表面通入h2o；(iv)结合参考图3d，h2o含有的羟基(-oh)与硅(si-)结合形成硅羟基(si-oh)。

需要说明的是，当对氧化硅层101进行表面处理时，在保证硅氧键(si-o)被击断，羟基(-oh)能够与硅(si-)结合的情况下，图3b的步骤和图3c的步骤顺序和进行时间并不严格限定，例如：可以先进行图3b的步骤，再进行图3c的步骤；也可以图3b和图3c的步骤同时进行；或者图3b的步骤和图3c的步骤持续时间部分重叠，一般来说，图3b的步骤的开始时间早于图3c的步骤的开始时间，图3b的步骤的结束时间早于图3c的步骤的结束时间。

如图3e所示，采用teos-ozone热化学气相沉积工艺在所述氧化硅层101表面沉积氧化硅102时，teos反应中间体在有高密度、均匀的硅羟基(si-oh)的氧化硅层101表面更容易吸附，teos-ozonesio2的沉积速率、均匀性、致密性更好。图中虚线用于区分不同工艺步骤形成的氧化硅层。

本发明实施例的化学气相沉积工艺可以适用于采用的teos-ozonethermalcvd形成sio2薄膜的工艺，例如浅沟槽隔离结构、深沟槽隔离结构、金属前介质层或金属间介质层等形成工艺。下面结合图5a至图5e，以沟槽隔离结构的形成方法为例进行详细说明，本实施例中，所述沟槽隔离结构为浅沟槽隔离结构，在其它实施例中，所述沟槽隔离结构也可以为深沟槽隔离结构。

请参考图5a，提供半导体衬底200，所述半导体衬底200上形成有研磨停止层202。

所述半导体衬底200的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述半导体衬底200还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底200为硅衬底。

所述研磨停止层202作为后续研磨绝缘材料sio2的研磨停止位置。本实施例中，所述研磨停止层202的材料为氮化硅(sin)，形成所述研磨停止层202的工艺为化学气相沉积(cvd)工艺。

需要说明的是，在所述半导体衬底200上形成研磨停止层202之前，提供所述半导体衬底200的步骤还可以包括：在所述半导体衬底200表面形成衬垫氧化层201。

由于所述研磨停止层202的应力较大，在所述半导体衬底200上形成所述研磨停止层202时，容易在所述半导体衬底200表面造成位错，所述衬垫氧化层201用于为形成所述研磨停止层202时提供缓冲，避免直接在所述半导体衬底200上形成所述研磨停止层202时产生位错的问题；此外，所述衬垫氧化层201还可以作为后续去除所述研磨停止层202步骤中的停止层。本实施例中，所述衬垫氧化层201的材料为sio2，形成所述衬垫氧化层201的工艺可以为热氧化工艺。

请参考图5b，依次刻蚀所述研磨停止层202和半导体衬底200，在所述研磨停止层202和半导体衬底200内形成浅沟槽500。

具体地，在所述半导体衬底200上形成研磨停止层202之前，还包括：在所述半导体衬底200表面形成衬垫氧化层201，形成所述浅沟槽500的步骤包括：在所述研磨停止层202表面形成图形层，所述图形层定义有浅沟槽图形；以所述图形层为掩膜，沿所述浅沟槽图形依次刻蚀所述研磨停止层202、衬垫氧化层201和半导体衬底200，在所述研磨停止层202、衬垫氧化层201和半导体衬底200内形成浅沟槽500；去除所述图形层。

本实施例中，刻蚀所述研磨停止层202、衬垫氧化层201和半导体衬底200的工艺可以为等离子体干法刻蚀工艺。所述图形层的材料为光刻胶(pr)，形成所述浅沟槽500后，采用湿法去胶或灰化工艺去除所述图形层。

请参考图5c，在所述半导体衬底200内的浅沟槽500侧壁及底部形成氧化硅层203。本实施例中，采用原位蒸汽氧化反应工艺或热氧化反应工艺在所述半导体衬底200内的浅沟槽500侧壁和底部形成氧化硅层203。issg或thermalsio2是热氧化工艺，需要消耗硅衬底，氧化厚度即氧化硅层203的厚度范围可以例如为因为如果厚度太薄可能无法完全修复刻蚀之后的硅损伤以及沟槽底部角度的平滑程度不够，从而影响器件性能，如果厚度太大，则会消耗更多的硅，导致器件有源区减小，影响器件性能。

请参考图5d，采用惰性气体等离子体和含羟基的气态或液态物质对所述氧化硅层203进行表面处理。

本实施例中，采用ar等离子体和h2o(气态或液态)对浅沟槽500内的氧化硅层203进行表面处理：氧化硅层203表面具有硅氧键(si-o)和少量的硅羟基(si-oh)，采用ar等离子体轰击氧化硅层203表面，氧化硅层203表面的硅氧键(si-o)被击断(breakup)，h2o含有的羟基(-oh)与硅(si-)结合形成硅羟基(si-oh)，由此使得浅沟槽500内的氧化硅层203表面增加了足够数量的硅羟基(si-oh)且分布均匀。

相较于其它惰性气体而言，ar作为等离子体点火的效果更好，更利于击断氧化硅层表面的硅氧键。

进一步，在采用惰性气体等离子体进行表面处理时，可以根据实际工艺情况调整惰性气体plasma的功率和处理时间，以达到较佳的表面处理效果。具体来说，若惰性气体等离子体功率太小或者处理时间太短，则容易使表面处理不完全；惰性气体等离子体功率太大或者处理时间太长，则容易导致plasma刻蚀，从而破坏氧化硅层的表面结构。在本实施例的工艺节点中，所述惰性气体等离子体的功率可以为50w～2000w、处理时间可以为1s～60s。

在采用含羟基的气态或液态物质进行表面处理时，可以根据实际工艺情况调整含羟基的气态或液态物质的浓度和通入时间，以保证含羟基的气态或液态物质可以与氧化硅层表面充分接触，这与物质本身性质相关，在此不做限定。

需要说明的是，在对氧化硅层203进行表面处理时，在保证硅氧键(si-o)被击断，羟基(-oh)能够与硅(si-)结合的情况下，通入ar等离子体和h2o的步骤顺序和进行时间并不严格限定，例如：可以先通入ar等离子体，再通入h2o；也可以同时通入ar等离子体和h2o；或者通入ar等离子体和h2o的持续时间部分重叠，一般来说，通入ar等离子体的开始时间早于通入h2o的开始时间，通入ar等离子体的结束时间早于通入h2o的结束时间。

请参考图5e，采用teos-ozone热化学气相沉积工艺向所述浅沟槽500内填充氧化硅600，所述氧化硅600填满所述浅沟槽且覆盖所述研磨停止层202。

填充所述氧化硅600的工艺具体可以为高深宽比(harp)沉积工艺、亚常压化学气相沉积(sacvd)工艺等。图5e中虚线用于区分不同工艺步骤形成的氧化硅层。

之后，通过平坦化工艺去除研磨停止层202上的氧化硅，形成浅沟槽隔离结构；再去除所述研磨停止层202。本实施例中，所述平坦化工艺为化学机械研磨(cmp)工艺。可以采用湿法刻蚀工艺去除所述研磨停止层202，所述湿法刻蚀工艺所采用的溶液可以为磷酸溶液。

本发明虽然已以较佳实施方式公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施方式所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。