半导体电磁屏蔽结构及其制作方法与流程

本发明涉及半导体器件电磁屏蔽技术领域，尤其涉及一种半导体电磁屏蔽结构及其制作方法。

背景技术：

随着电子产品趋向于多功能化和小型化发展，往往在一个半导体模块上集成多个芯片，为了防止芯片间的电磁信号互相干扰，一般采用表贴隔磁材料或者金属屏蔽罩的方式，达到屏蔽信号电磁干扰效果。虽然这些电磁屏蔽方式的实现较为简单，但是其存在的缺点也同样明显，比如其自身结构和组装结构占用空间大。

以芯片上设置的电磁屏蔽结构为例，需要将金属屏蔽罩的边缘粘贴在芯片表面，金属屏蔽罩与pcb板接触的位置需要向外凹折出一块区域，以用于与pcb板黏连。而对于一体化的半导体模块来说，芯片间的空隙需要尽量地小，若每一个芯片单独配置一个金属屏蔽罩，则会加大芯片间的间隙，使得半导体模块的整体体积增大，无法满足与其它电子元器件组合起来使用的要求。

技术实现要素：

本发明的主要目的在于提供一种半导体电磁屏蔽结构，旨在解决现有的电磁屏蔽结构占用空间大的技术问题。

为实现上述目的，本发明提供一种半导体电磁屏蔽结构，包括：

基板，其具有呈相对的第一表面和第二表面，所述基板的内部设有电路连接结构；

至少两个半导体器件，其设置在所述第二表面上，相邻的每两个所述半导体器件之间具有装配间隔，所述半导体器件与所述电路连接结构电连接；

封装层，其至少覆盖在所述半导体器件和第二表面上，所述封装层上设有从其与所述第二表面相对的表面向内延伸、且至少部分位于所述装配间隔处的填充缝隙，所述填充缝隙在所述装配间隔中的部分沿着所述装配间隔延伸，以隔开相邻的两个所述半导体器件；

电磁屏蔽层，其包括填充在所述填充缝隙中的第一屏蔽层和覆盖在所述封装层的表面上的第二屏蔽层，所述第一屏蔽层与所述第二屏蔽层连接成一体。

优选地，所述第一屏蔽层通过在所述填充缝隙中填充银而成。

优选地，所述第二屏蔽层通过在所述封装层的表面上溅镀镍而成。

优选地，所述第二屏蔽层包括在所述封装层的表面上通过溅镀而成的内屏蔽层和在所述内屏蔽层的表面上通过电镀而成的外屏蔽层。

优选地，所述内屏蔽层的材料为镍，所述外屏蔽层的材料为银。

优选地，所述内屏蔽层的厚度为3～5μm，所述外屏蔽层的厚度为0.5～1μm。

优选地，所述填充缝隙的截面形状呈t字型。

优选地，所述填充缝隙包括位于所述装配间隔处的间隔部和沿所述半导体器件的周向其余部分延伸的包围部，所述间隔部与包围部连通，以形成环绕所述半导体器件的环形结构。

优选地，所述封装层由环氧树脂制成。

本发明还提供一种半导体电磁屏蔽结构的制作方法，包括：

步骤一、提供半导体模块，所述半导体模块包括基板、至少两个半导体器件和封装层，其中，所述基板具有呈相对的第一表面和第二表面，并且内部形成电路连接结构；所述至少两个半导体器件贴装在所述第二表面上，相邻的每两个所述半导体器件之间具有装配间隔，所述半导体器件与所述电路连接结构电连接；所述封装层至少覆盖在所述半导体器件和第二表面上；

步骤二、在所述封装层上形成从其与所述第二表面相对的表面向内延伸、且至少部分位于所述装配间隔处的填充缝隙，所述填充缝隙在所述装配间隔中的部分沿着所述装配间隔延伸，以隔开相邻的两个所述半导体器件；

步骤三、在所述填充缝隙中填充第一金属材料以形成第一屏蔽层，和在所述封装层的表面上溅镀第二金属材料以形成第二屏蔽层，所述第一屏蔽层与所述第二屏蔽层连接成一体。

相较于现有技术，本发明充分利用相邻两半导体器件之间的装配间隔，通过在封装层开设位于装配间隔处的填充缝隙，并在填充缝隙中填充有第一屏蔽层以隔开相邻两半导体器件，同时封装层的表面上覆盖有第二屏蔽层，第一屏蔽层与第二屏蔽层连接成一体，由此形成一个完成的电磁屏蔽罩结构，可以在几乎不增加半导体模块体积的情况下实现各个半导体器件之间的电磁屏蔽，同时满足一体化模块的设计要求；并且部分内嵌的屏蔽结构，具有更好的电磁信号抗干扰效果。

附图说明

图1为本发明的半导体电磁屏蔽结构第一实施例的结构示意图；

图2为本发明的半导体电磁屏蔽结构第二实施例的局部放大图；

图3为本发明的半导体电磁屏蔽结构第三实施例的局部放大图；

图4为本发明的半导体电磁屏蔽结构第四实施例的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

为了解决上述技术问题，本发明提供一种半导体电磁屏蔽结构，参见图1和图2，该半导体电磁屏蔽结构包括基板10、至少两个半导体器件20、封装层30和电磁屏蔽层40，其中基板10主要给半导体器件20提供安装基础，其具有呈相对的第一表面和第二表面，基板10的内部设有电路连接结构11，通过该电路连接结构11实现与半导体器件20的电连接，以及实现与外部其它电子器件的电连接，比如在一种实现方式中，基板10为pcb板，电路连接结构11为内部设置的覆铜结构和导电穿孔，第一表面上设有与电路连接结构11电连接的第一金属触点12。需要说明的是，图1所示的电路连接结构11仅为示例，本领域的技术人员可以根据半导体器件20的具体结构设计相匹配的电路连接结构，比如适应sip产品的封装要求。另外，还需要说明的是，上述半导体器件20可以是单一电子元件，也可以是多个电子元件组合成的功能单元，比如单一单子元件可以是各种与特定应用场景相适应的芯片，功能单元可以是芯片与其配套电子元件的组合，在本发明的具体应用实例中，半导体器件20可以采用任意适用的类型，在此不作限制。

半导体器件20设置在第二表面上，其与基板10的贴装工艺主要是多种形式的焊接。本实施例中，第二表面上按照特定的设计要求贴装有多个半导体器件20，以半导体器件20为单一芯片为例，比如多个芯片沿着一条直线排列，又比如多个芯片沿着一条横向的直线和一条纵向的直线排列，相邻的每两个芯片之间预留装配间隔，为了缩减一体化半导体模块的体积，提高集成化程度，前述装配间隔应当尽可能小。本实施例中，半导体器件20面向第二表面的一面上设有与电路连接结构11电连接的第二金属触点21，可以理解的是，半导体器件20与第二表面形成机械连接和电连接。

封装层30覆盖在半导体器件20和第二表面上，比如本实施例采用塑料封装工艺，封装层30由环氧树脂制成，具体的封装过程已为本领域的技术人员所熟知，在此不作赘述。该封装层30将基板10和半导体器件20封装成一个整体，整个半导体模块的结构更加紧凑。封装层30上设有从其与第二表面相对的表面向内延伸、且至少部分位于装配间隔处的填充缝隙，填充缝隙在装配间隔中的部分沿着装配间隔延伸，以隔开相邻的两个半导体器件20，填充缝隙的深度可以根据半导体器件20的尺寸和安装位置确定，主要是覆盖半导体器件20的电磁信号产生部位，比如在一较佳实施方式中，填充缝隙贯穿封装层30的相对两侧面。具体而言，半导体器件20的外形一般是特定的规则形状，尤其是对于单一的芯片而言，其外形大多是方形或矩形，以所有芯片沿着一条直线排列为例，则填充缝隙可以是沿着芯片的其中一条边线延伸的长直细缝，并且填充缝隙还可以包括在装配间隔之外的部分。然而，当半导体器件20为组合型的单元时，以整个单位为对象，其外形可能是不规则的，这时候所形成的填充缝隙也是不规则的。在本实施例中，填充缝隙可以是通过激光在封装层30上切割而成的，使用激光切割，能获得非常狭窄的填充缝隙，因此将装配间隔的尺寸控制在较小范围，并且能够适应多种延伸形状的填充缝隙。以环氧树脂固化成型的封装层30为例，填充缝隙的宽度可以控制在20～50μm之间，深度可以根据封装层30的厚度选择。

电磁屏蔽层40，其包括填充在填充缝隙中的第一屏蔽层41和覆盖在封装层30的表面上的第二屏蔽层42，第一屏蔽层41与第二屏蔽层42连接成一体，这里的连接包括机械连接和电学连接，从而使得第一屏蔽层41和第二屏蔽层42组合成一个整体，等效为一个用于实现抗电磁信号干扰的屏蔽罩结构。为了实现电磁信号的屏蔽作用，第一屏蔽层41和第二屏蔽层42均由金属材料成型，可用的金属材料包括但不限于铜、镍、银等。

在一较佳实施例中，第一屏蔽层41通过在填充缝隙中填充银而成，第二屏蔽层42通过在封装层30的表面上溅镀镍而成，镍和银的结合性能较好，因此第一屏蔽层41能够与第二屏蔽层42形成紧密牢靠的连接，保持导电的连续性。填充缝隙的容置空间较小，因此在其内填充银不会显著增加成本，而封装层30的覆盖面较大，因此采用成本较低的镍作为沉积材料，这种结合方式可以降低综合成本。

在另一较佳实施例中，第二屏蔽层42包括在封装层30的表面上通过溅镀而成的内屏蔽层和在内屏蔽层的表面上通过电镀而成的外屏蔽层。从溅射沉积工艺角度看，相当于使用两道溅射沉积工艺获得第二屏蔽层42，首先形成内屏蔽层，然后在内屏蔽层的基础上形成外屏蔽层，采用这种方案，主要是兼顾产品的电磁屏蔽性能和成本，比如内屏蔽层的材料为镍，外屏蔽层的材料为银，主体结构采用镍，可以降低成本，同时溅镀一层较薄的银层，可以防止镍层氧化，保持第二屏蔽层42的电磁屏蔽性能。在实际应用时，可以通过溅镀工艺控制内外屏蔽层的厚度，比如内屏蔽层的厚度控制在3～5μm的范围内，比如内屏蔽层的厚度为4μm左右，而外屏蔽层的厚度控制在0.5～1μm的范围内，可见，本实施例的第二屏蔽层42对整个半导体模块的体积几乎没有影响，同时第一屏蔽层41是通过替换封装层30的部分材料得到的，因此也不会对整个半导体模块的体积造成影响。

在另一较佳实施例中，参见图3，填充缝隙的截面形状呈t字型，相当于在第一屏蔽层41的端部形成面积较大连接部43，采用这种结构，可以增加第一屏蔽层41与第二屏蔽层42的接触面积，尤其是当两个屏蔽层的材料不相同时，可以提高两个屏蔽层之间的结合性能，保证机械连接和电学连接的紧密性。

上述各个实施例主要是着重介绍在装配间隔中形成第一屏蔽层41和在封装层30的表面形成第二屏蔽层42的电磁屏蔽方案，基于这种电磁屏蔽方案，已经能够实现半导体器件20之间较好的抗干扰效果。为了进一步保证每个半导体器件20的工作环境的独立，在以上实施例的基础上，参加图4，本实施例的填充缝隙包括位于装配间隔处的间隔部31和沿半导体器件20的周向其余部分延伸的包围部32，间隔部31与包围部32连通，以形成环绕半导体器件20的环形结构，也即沿着半导体器件20的四周方向设置填充缝隙，由此形成的第一屏蔽层41在与第二屏蔽层42结合后，形成将半导体器件20包围的电磁屏蔽罩，同时基板10中设置的电路连接结构11也能起到电磁屏蔽作用。本实施例中，相邻的两个半导体器件20之间共用一个间隔部31，从而能够给装配间隔的空间缩减预留空间。

此外，本发明还提供一种半导体电磁屏蔽结构的制作方法，其包括：

步骤一、提供半导体模块，半导体模块包括基板、至少两个半导体器件和封装层，其中，基板具有呈相对的第一表面和第二表面，并且内部形成电路连接结构；至少两个半导体器件贴装在第二表面上，相邻的每两个半导体器件之间具有装配间隔，半导体器件与电路连接结构电连接；封装层至少覆盖在半导体器件和第二表面上；

基板主要给半导体器件提供贴装基础，其具有呈相对的第一表面和第二表面，基板的内部设有电路连接结构，通过该电路连接结构实现与半导体器件的电连接，以及实现与外部其它电子器件的电连接，比如在一种实现方式中，基板为pcb板，电路连接结构为内部设置的覆铜结构和导电穿孔，第一表面上设有与电路连接结构电连接的第一金属触点。

将至少两个半导体器件贴装在第二表面上，相邻的每两个半导体器件之间预留装配间隔，半导体器件面向第二表面的一面上形成与电路连接结构电连接的第二金属触点。需要说明的是，上述半导体器件可以是单一电子元件，也可以是多个电子元件组合成的功能单元，比如单一单子元件可以是各种与特定应用场景相适应的芯片，功能单元可以是芯片与其配套电子元件的组合，在本发明的具体应用实例中，半导体器件可以采用任意适用的类型，在此不作限制。

半导体器件设置在第二表面上，其与基板的贴装工艺为各种形式的焊接。本实施例中，第二表面上按照特定的设计要求贴装有多个半导体器件，比如多个半导体器件沿着一条直线排列，以半导体器件为单一芯片为例，又比如多个芯片沿着一条横向的直线和一条纵向的直线排列，相邻的每两个芯片之间预留装配间隔，为了缩减一体化半导体模块的体积，提高集成化程度，前述装配间隔应当尽可能小，芯片面向第二表面的一面上设有与电路连接结构电连接的第二金属触点，可以理解的是，芯片与第二表面形成机械连接和电连接。

封装层覆盖在半导体器件和第二表面上，比如本实施例采用塑料封装工艺，封装层由环氧树脂制成，具体的封装过程已为本领域的技术人员所熟知，在此不作赘述。该封装层将基板和半导体器件封装成一个整体，整个半导体模块的结构更加紧凑。

步骤二、在封装层上形成从其与第二表面相对的表面向内延伸、且至少部分位于装配间隔处的填充缝隙，填充缝隙在装配间隔中的部分沿着装配间隔延伸，以隔开相邻的两个半导体器件；

在本实施例中，填充缝隙可以是通过激光在封装层上切割而成的，使用激光切割，能获得非常狭窄的填充缝隙，因此将装配间隔的尺寸控制在较小范围。以环氧树脂固化成型的封装层为例，填充缝隙的宽度可以控制在20～50μm之间，深度可以根据封装层的厚度选择。填充缝隙的深度可以根据半导体器件的尺寸和安装位置确定，主要是覆盖半导体器件的电磁信号产生部位，比如在一较佳实施方式中，填充缝隙贯穿封装层的相对两侧面。

步骤三、在填充缝隙中填充第一金属材料以形成第一屏蔽层，和在封装层的表面上溅镀第二金属材料以形成第二屏蔽层，第一屏蔽层与第二屏蔽层连接成一体。

第一屏蔽层和第二屏蔽层均由金属材料成型，可用的金属材料包括但不限于铜、镍、银等，两个屏蔽层的材料可以相同，也可以不同。在一较佳实施例中，第一屏蔽层通过在填充缝隙中填充银而成，第二屏蔽层通过在封装层的表面上溅镀镍而成，镍和银的结合性能较好，因此第一屏蔽层能够与第二屏蔽层形成紧密牢靠的连接，保持导电的连续性。填充缝隙的容置空间较小，因此在其内填充银不会显著增加成本，而封装层的覆盖面较大，因此采用成本较低的镍作为沉积材料，这种结合方式可以降低综合成本。

综上所述，本发明充分利用相邻两半导体器件之间的装配间隔，通过在封装层开设位于装配间隔处的填充缝隙，并在填充缝隙中填充有第一屏蔽层以隔开相邻两半导体器件，同时封装层的表面上覆盖有第二屏蔽层，第一屏蔽层与第二屏蔽层连接成一体，由此形成一个完成的电磁屏蔽罩结构，可以在几乎不增加半导体模块体积的情况下实现各个半导体器件之间的电磁屏蔽，同时满足一体化模块的设计要求；并且部分内嵌的屏蔽结构，具有更好的电磁信号抗干扰效果。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。