引线框架、半导体装置以及半导体装置的制造方法与流程

本发明涉及一种引线框架、半导体装置以及半导体装置的制造方法。

背景技术：

近年来，以宽带隙半导体为代表，能够制造出高耐压且高性能的半导体芯片，高耐压的分立半导体产品正在增加。与此相伴，封装的绝缘耐压受到重视(例如，参照专利文献1、2)。另外，为了提高电力变换电路的效率和使产品小型化，要求半导体产品具有低导通电阻和小型封装。

图17和图18是示出以往例所涉及的半导体装置的制造方法的平面图。图19是示出以往例所涉及的半导体装置的结构例的平面图。图20是示出以往例所涉及的半导体装置的结构例的背面图。

如图17所示，以往例所涉及的引线框架301包括多个要素310a、310b、310c。多个要素310a、310b、310c是分别成为1个半导体装置300的部位。多个要素310a、310b、310c在x轴方向上并排且相邻。下面，在不需要区分多个要素310a、310b、310c来进行说明时，将它们称为要素310。虽然没有进行图示，但是在y轴方向上也是多个要素并排且相邻。

各要素310具有安装有半导体芯片302的芯片焊盘部319以及3个端子部311、312、313。端子部311、312、313分别在y轴方向上延伸。另外，端子部311、312、313被配置为按此顺序在x轴方向上并排。端子部312与芯片焊盘部319连接。

各要素310具有第一引线柱部314和第二引线柱部315。第一引线柱部314位于芯片焊盘部319与端子部311之间，与端子部311连接。第二引线柱部315位于芯片焊盘部319与端子部313之间，与端子部313连接。芯片焊盘部319、第一引线柱部314以及第二引线柱部315相互分离。

在引线框架301中，端子部312与芯片焊盘部319连接。芯片焊盘部319与端子部312相互支撑。另外，支撑部316在x轴方向上与端子部311、312、313及引线框架的框体330连接。由此，端子部311、312、313成为相互支撑并且被框体330所支撑的构造。

以往例所涉及的半导体装置300是使用例如芯片接合(diebonding)装置、线接合(wirebonding)装置、模制装置等各种装置来制造的。下面，将这些装置称为制造装置。

如图17所示，通过芯片接合工序，制造装置在引线框架301的芯片焊盘部319上搭载半导体芯片302。由此，位于半导体芯片302的反面侧的漏极电极经由芯片焊盘部319来与端子部312电连接。端子部312成为半导体装置300的漏极端子部d。下面，将端子部312也称为漏极端子部。

接着，通过线接合工序，制造装置将第一线331的一端接合于位于半导体芯片302的正面侧的栅极电极，将第一线331的另一端接合于第一引线柱部314，来将栅极电极与第一引线柱部314电连接。由此，与第一引线柱部314连接的端子部311成为半导体装置300的栅极端子部g。下面，将端子部311也称为栅极端子部。

另外，制造装置将第二线332的一端接合于位于半导体芯片302的正面侧的源极电极，将第二线332的另一端接合于第二引线柱部315，来将源极电极与第二引线柱部315电连接。由此，与第二引线柱部315连接的端子部313成为半导体装置300的源极端子部s。下面，将端子部313也称为源极端子部。

接着，如图18所示，通过模制工序，制造装置使用传递模塑技术来进行密封树脂304的成型。接着，通过引线切割工序，制造装置从引线框架301切割出各要素310。在引线切割工序中，支撑部316被切断。接着，通过赋形(forming)工序，制造装置使栅极端子部311和源极端子部313成形并将它们加工为与最终产品相同的形状。由此，半导体装置300完成。

现有技术文献

专利文献

专利文献1：日本特开2016-134492号公报

专利文献2：日本特开2011-129875号公报

技术实现要素：

发明要解决的问题

在mosfet等半导体芯片中，栅极与源极之间的绝缘耐压被设计为30v左右的情况居多。在漏极耐压被设计为30v以上的情况下，施加于半导体装置300的电压中最高的电压为漏极电压。另外，密封树脂304的绝缘耐压相对于空气的绝缘耐压而言非常高。因此，封装的绝缘耐压由从密封树脂304露出的栅极端子部311与漏极端子部312之间的距离l11或者从密封树脂304露出的漏极端子部312与源极端子部313之间的距离l12决定。在半导体装置300中，为了提高封装的绝缘耐压，扩大距离l11、l12是有效的。

然而，半导体装置300的漏极端子部312位于栅极端子部311与源极端子部313之间。因此，当以扩大栅极端子部311与漏极端子部312之间的距离l11、漏极端子部312与源极端子部313之间的距离l12的方式对半导体装置300进行设计变更时，半导体装置300的外形尺寸会增大。

当半导体装置的外形尺寸增大时，存在以下可能性：外形尺寸偏离于规定的标准，半导体装置丧失通用性。另外，当半导体装置的外形尺寸增大时，还存在以下可能性：需要对安装半导体装置的一侧的电路基板的设计进行变更。并且，当半导体装置的外形尺寸增大时，还存在以下可能性：需要变更制造工序，半导体装置的生产率下降或者制造成本增加。

本发明是着眼于上述问题而完成的，其目的在于提供在抑制外形尺寸的增大的同时能够提高绝缘耐压的引线框架、半导体装置以及半导体装置的制造方法。

用于解决问题的方案

本发明的一个方式所涉及的引线框架具备：芯片焊盘部，其具有正面；第一引线部，其与芯片焊盘部相离地配置，在与芯片焊盘部的正面平行的第一方向上延伸；第二引线部，其与芯片焊盘部及第一引线部相离地配置，在第一方向上延伸；以及延伸部，其在与芯片焊盘部的正面平行的方向上从芯片焊盘部的角部附近向芯片焊盘部的外侧延伸。第一引线部具有第一端子部和第一引线柱部，该第一引线柱部位于比第一端子部接近芯片焊盘部的一侧，与第一端子部电连接。第二引线部具有第二端子部、位于第一端子部与第二端子部之间的第三端子部以及第二引线柱部，该第二引线柱部位于比第二端子部及第三端子部接近芯片焊盘部的一侧，与第二端子部及第三端子部电连接。第一引线柱部、第二引线柱部以及延伸部在与芯片焊盘部的正面平行的第二方向上并排。第二方向与第一方向交叉。

本发明的一个方式所涉及的半导体装置具备：引线框架；以及半导体芯片，其具有第一面以及位于第一面的相反侧的第二面，在第一面侧具有第一电极和第二电极，在第二面侧具有第三电极。引线框架具备：芯片焊盘部，其具有正面，半导体芯片安装于所述正面侧，所述芯片焊盘部与第三电极电连接；第一引线部，其与芯片焊盘部相离地配置，在与芯片焊盘部的正面平行的第一方向上延伸；第二引线部，其与芯片焊盘部及第一引线部相离地配置，在第一方向上延伸；以及第一延伸部，其在与芯片焊盘部的正面平行的方向上从芯片焊盘部的角部附近向芯片焊盘部的外侧延伸。第一引线部具有第一端子部和第一引线柱部，该第一引线柱部位于比第一端子部接近芯片焊盘部的一侧，与第一端子部电连接。第二引线部具有第二端子部、位于第一端子部与第二端子部之间的第三端子部以及第二引线柱部，该第二引线柱部位于比第二端子部及第三端子部接近芯片焊盘部的一侧，与第二端子部及第三端子部电连接。第一引线柱部、第二引线柱部以及第一延伸部在与芯片焊盘部的正面平行的第二方向上并排。第二方向与第一方向交叉。

本发明的一个方式所涉及的半导体装置的制造方法具备准备引线框架的工序。引线框架具备：芯片焊盘部，其具有正面；第一引线部，其与芯片焊盘部相离地配置，在与芯片焊盘部的正面平行的第一方向上延伸；第二引线部，其与芯片焊盘部及第一引线部相离地配置，在第一方向上延伸；以及延伸部，其在与芯片焊盘部的正面平行的方向上从芯片焊盘部的角部附近向芯片焊盘部的外侧延伸。第一引线部具有第一端子部和第一引线柱部，该第一引线柱部位于比第一端子部接近芯片焊盘部的一侧，与第一端子部电连接。第二引线部具有第二端子部、位于第一端子部与第二端子部之间的第三端子部以及第二引线柱部，该第二引线柱部位于比第二端子部及第三端子部接近芯片焊盘部的一侧，与第二端子部及第三端子部电连接。第一引线柱部、第二引线柱部以及延伸部在与芯片焊盘部的正面平行的第二方向上并排。第二方向与第一方向交叉。另外，本发明的一个方式所涉及的半导体装置的制造方法还具备以下工序：准备半导体芯片，该半导体芯片在第一面侧具有第一电极和第二电极，在位于第一面的相反侧的第二面侧具有第三电极；将半导体芯片的第二面侧安装于芯片焊盘部的正面侧，将第三电极与芯片焊盘部电连接；使用第一线来将第一电极与第一引线柱部电连接；密封工序，使用第二线来将第二电极与第二引线柱部电连接；以及利用密封树脂来覆盖并密封半导体芯片、第一引线柱部、第二引线柱部、第一线以及第二线。在密封工序中，利用密封树脂来覆盖芯片焊盘部的正面侧，且使芯片焊盘部的位于正面的相反侧的反面从密封树脂露出。

发明的效果

根据本发明，能够提供在抑制外形尺寸的增大的同时能够提高绝缘耐压的引线框架、半导体装置以及半导体装置的制造方法。

附图说明

图1是示出本发明的实施方式1所涉及的引线框架的结构例的平面图。

图2是用a1-a2线切断图1所示的平面图所得到的截面图。

图3是放大地示出本发明的实施方式1所涉及的引线框架的1个要素的平面图。

图4是示出本发明的实施方式1所涉及的半导体装置的制造方法的平面图。

图5是放大地示出图4的一部分的平面图。

图6是按a3-a4线切断图5所示的平面图所得到的截面图。

图7是示出本发明的实施方式1所涉及的半导体装置的制造方法的平面图。

图8是示出本发明的实施方式1所涉及的半导体装置的结构例的主视图。

图9是示出本发明的实施方式1所涉及的半导体装置的结构例的背面图。

图10是按a5-a6线切断图8所示的主视图所得到的截面图。

图11是示出本发明的实施方式1所涉及的半导体装置的内部的结构例的主视图。

图12是示出本发明的实施方式2所涉及的半导体装置的结构例的主视图。

图13是示出本发明的实施方式2所涉及的半导体装置的结构例的背面图。

图14是示出本发明的实施方式2所涉及的半导体装置的内部的结构例的主视图。

图15是示出本发明的实施方式2所涉及的半导体装置的制造方法的平面图。

图16是示出本发明的实施方式2所涉及的半导体装置的制造方法的平面图。

图17是示出以往例所涉及的半导体装置的制造方法的平面图。

图18是示出以往例所涉及的半导体装置的制造方法的平面图。

图19是示出以往例所涉及的半导体装置的结构例的平面图。

图20是示出以往例所涉及的半导体装置的结构例的背面图。

附图标记说明

1、301：引线框架；2、302：半导体芯片；2a、4a、19a：21a：正面；2b、4b、21b：反面；4、304：密封树脂；4c：外缘部；10、10a、10b、10c、310、310a、310b、310c：要素；11：第一引线部；12：第二引线部；14：连结部；15：延伸部；19、319：芯片焊盘部；19b：反面(漏极端子部d)；19l1、19l2、19l3、19l4：边；21：基材；22：栅极电极；23：源极电极；24：漏极电极；25：保护膜；31、331：第一线；32、332：第二线；100、100a、300：半导体装置；101、330：框体；109：芯片焊盘部；110：第一引线柱部；111：第一端子部(栅极端子部g)；120：第二引线柱部；120l1、120l2：外缘部；121：第二端子部(源极端子部s)；122：第三端子部(源极端子部s)；151：第一延伸部；152：第二延伸部；191：角部附近；311：端子部(栅极端子部g)；312：端子部(漏极端子部d)；313：端子部(源极端子部s)；314：第一引线柱部；315：第二引线柱部；316：支撑部；319：芯片焊盘部；330：框体；l1、l2、l11、l12：距离；l3、l4：最短距离；l5：最短距离。

具体实施方式

下面说明本发明的实施方式。在下面的附图的记载中，对相同或类似的部分标注相同或类似的标记。但是，应该注意的是，附图是示意性的，厚度与平面尺寸的关系、各装置和各构件的厚度的比率等与实际不同。因而，应该参酌下面的说明来判定具体的厚度、尺寸。另外，在附图相互之间也包括彼此的尺寸的关系、比率不同的部分，这是理所当然的。

另外，在下面的附图的记载中，有时使用x轴方向、y轴方向以及z轴方向来表示方向。例如，x轴方向和y轴方向是与后述的芯片焊盘部19的正面19a平行的方向。z轴方向是后述的芯片焊盘部19的厚度方向。x轴方向、y轴方向以及z轴方向相互正交。xyz轴为右手系。

另外，在下面的说明中，有时将z轴的正方向称为“上”、将z轴的负方向称为“下”。“上”和“下”未必表示相对于地面的铅直方向。也就是说，“上”和“下”的方向不限定于重力方向。“上”和“下”不过是便于确定层和基板等的相对位置关系的表现，并不对本发明的技术思想产生限定。例如，如果将纸面旋转180度则“上”变为“下”、“下”变为“上”，这是理所当然的。另外，“俯视”表示从z轴(例如，芯片焊盘部19的正面19a的法线方向)进行观察。

(实施方式1)

图1是示出本发明的实施方式1所涉及的引线框架的结构例的平面图。图2是用a1-a2线切断图1所示的平面图所得到的截面图。图3是放大地示出本发明的实施方式1所涉及的引线框架的1个要素的平面图。

如图1所示，实施方式1所涉及的引线框架1包括多个要素10a、10b、10c。多个要素10a、10b、10c是分别成为1个半导体装置100(参照后述的图8至图11)的部位。多个要素10a、10b、10c在x轴方向上并排且相邻。下面，在不需要区分多个要素10a、10b、10c来进行说明时，将它们称为要素10。引线框架1也可以包括4个以上的要素10。虽然没有进行图示，但是在y轴方向上也是多个要素并排且相邻。另外，引线框架1具备框体101，该框体101被配置成从外侧将多个要素10一并围起来。多个要素10中的在x轴方向上与框体101相邻的要素10经由延伸部15来与框体101连接。

各要素10具有第一引线部11、第二引线部12、连结部14、延伸部15以及安装有半导体芯片2(参照后述的图4)的芯片焊盘部19。如图2所示，芯片焊盘部19具有正面19a以及位于正面19a的相反侧的反面19b。芯片焊盘部19的正面(主面)19a是用于搭载半导体芯片2的区域。另外，芯片焊盘部19的反面(主面)19b是成为半导体装置100的漏极端子部的区域。芯片焊盘部19的正面19a及反面19b均与x轴方向及y轴方向平行。芯片焊盘部19的俯视下的形状是矩形。芯片焊盘部19具有利用与x轴方向平行且彼此面对面的一对边19l1、19l2以及与y轴方向平行且彼此面对面的一对边19l3、19l4划定出的形状。

如图1至图3所示，第一引线部11及第二引线部12与芯片焊盘部19相离地配置。第一引线部11和第二引线部12分别在y轴方向上延伸。

第一引线部11具有第一引线柱部110和第一端子部111。第一引线柱部110是与第一线31(参照后述的图4)的一端接合的区域。第一引线柱部110位于比第一端子部111接近芯片焊盘部19的一侧，与第一端子部111电连接。例如，第一引线柱部110和第一端子部111形成为一体。

第二引线部12具有第二引线柱部120、第二端子部121以及第三端子部122。第二引线柱部120是与第二线32(参照后述的图4)的一端接合的区域。第二引线柱部120位于比第二端子部121及第三端子部122接近芯片焊盘部19的一侧。第二引线柱部120与第二端子部121及第三端子部122电连接。例如，第二引线柱部120与第二端子部121及第三端子部122形成为一体。在各要素10中，第三端子部122在x轴方向上位于第一端子部111与第二端子部121之间。

连结部14在要素10内将第一端子部111、第三端子部122以及第二端子部121在x轴方向上进行连结。另外，连结部14于在x轴方向上相邻的要素10之间将第一端子部111与第二端子部121进行连结。例如，连结部14将要素10a的第二端子部121与同要素10a在x轴方向上相邻的要素10b的第一端子部111进行连结。连结部14将要素10b的第二端子部121与同要素10b在x轴方向上相邻的要素10c的第一端子部111进行连结。另外，连结部14将框体101与同框体101在x轴方向上相邻的第一端子部111或第二端子部121进行连结。例如，连结部14将框体101与同框体101在x轴方向上相邻的要素10a的第一端子部111进行连结。另外，连结部14将框体101与同框体101在x轴方向上相邻的要素10c的第二端子部121进行连结。连结部14与第一端子部111、第二端子部121以及第三端子部122形成为一体。

延伸部15从芯片焊盘部19的角部附近191向芯片焊盘部19的外侧延伸。角部附近191是指芯片焊盘部19的构成外缘部的边19l1与边19l3相连接的部位及其附近的区域。

延伸部15包括与芯片焊盘部19的角部附近191连接的第一延伸部151以及与第二引线柱部120连接的第二延伸部152。在x轴方向上相邻的要素10之间，第一延伸部151与第二延伸部152相互连接。例如，要素10a的第二延伸部152与要素10b的第一延伸部151相互连接。另外，要素10b的第二延伸部152与要素10c的第一延伸部151相互连接。另外，同框体101在x轴方向上相邻的要素10a的第一延伸部151与框体101连接。同框体101在x轴方向上相邻的要素10c的第二延伸部152与框体101连接。

如图1和图3所示，延伸部15、第一引线部11以及第二引线部12按此顺序来沿着x轴方向(例如，沿着芯片焊盘部109的边19l1)进行配置。如图2所示，芯片焊盘部19的厚度t1比第二引线部12的厚度t2厚(t1>t2)。另外，芯片焊盘部19的厚度t1比第一引线部11、连结部14以及延伸部15各自的厚度厚。例如，第一引线部11、连结部14以及延伸部15各自的厚度与第二引线部12的厚度相同。引线框架1例如由铜(cu)、以cu为主成分的cu合金、铝(al)或以al为主成分的al合金构成。

接着，说明使用图1所示的引线框架1来制造半导体装置的方法。图4是示出本发明的实施方式1所涉及的半导体装置的制造方法的平面图。图5是放大地示出图4的一部分的平面图。图6是按a3-a4线切断图5所示的平面图所得到的截面图。图7是示出本发明的实施方式1所涉及的半导体装置的制造方法的平面图。半导体装置100是使用例如芯片接合装置、线接合装置、模制装置等各种制造装置来制造的。

如图4至图6所示，通过芯片接合工序，制造装置在芯片焊盘部19的正面19a搭载半导体芯片2。半导体芯片2例如是功率mosfet(metaloxidesemiconductorfieldeffecttransistor：金属氧化物半导体场效应晶体管)，具有正面2a以及位于正面2a的相反侧的反面2b。半导体芯片2在正面2a侧具有栅极电极22和源极电极23，在反面2b侧具有漏极电极24。例如，如图6所示，半导体芯片2具有由硅(si)等半导体形成的基材21、位于基材21的正面21a侧的栅极电极22及源极电极23以及位于基材21的反面21b侧的漏极电极24。另外，半导体芯片2具有设置于基材21的正面21a侧的绝缘性的保护膜25。栅极电极22和源极电极23从保护膜25露出。

在芯片接合工序中，半导体芯片2的位于反面2b侧的漏极电极24经由焊料等导电性接合材料来与芯片焊盘部19的正面19a接合。通过该接合，漏极电极24与芯片焊盘部19电连接。芯片焊盘部19的反面19b成为半导体装置100的漏极端子部d。

接着，通过线接合工序，制造装置将第一线31的一端接合于位于半导体芯片2的正面2a侧的栅极电极22，将第一线31的另一端接合于第一引线柱部110，来将栅极电极22与第一引线柱部110电连接。与第一引线柱部110连接的第一端子部111成为半导体装置100的栅极端子部g。

另外，制造装置将第二线32的一端接合于位于半导体芯片2的正面2a侧的源极电极23接合，将第二线32的另一端接合于第二引线柱部120，来将源极电极23与第二引线柱部120电连接。与第二引线柱部120连接的第二端子部121和第三端子部122成为半导体装置100的源极端子部s。

如图5所示，相比于第一引线柱部110，第二引线柱部120在x轴方向上的长度更长且面积更大。由此，能够对第二引线柱部120接合多条直径粗的线。例如，与图17所示的以往例相比，能够使第二线32的直径粗，能够使第二线32的条数也增加。在以往例中，将2条第二线32接合于第二引线柱部，与此相对，在本例中，能够接合3条第二线32。第二线32与源极电极23的总接合面积变大，由此能够实现电阻的降低。这有助于降低半导体装置100的封装电阻。

接着，如图7所示，通过模制工序，制造装置进行密封树脂4的成型。制造装置使用传递模塑技术来进行密封树脂4的成型。例如，制造装置向由下模和上模围起来的模腔内注入熔融的树脂，使所注入的树脂在模腔内固化，来进行密封树脂4的成型。密封树脂4例如由环氧树脂构成。

接着，通过引线切割工序，制造装置从引线框架1切割出各要素10。在引线切割工序中，制造装置将连结部14及延伸部15切断。延伸部15被切断后分离为第一延伸部151和第二延伸部152。另外，在引线切割工序中，制造装置切断第三端子部122，使第三端子部122的y轴方向上的长度比第二端子部的y轴方向上的长度短。例如，将第三端子部122在密封树脂4的外缘部附近切断，从而去除第三端子部122中的从密封树脂4露出的部分的大部分。

接着，通过赋形工序，制造装置使第一端子部111和第二端子部121成形并将它们加工为与最终产品相同的形状。由此，半导体装置100完成。

图8是示出本发明的实施方式1所涉及的半导体装置的结构例的主视图。图9是示出本发明的实施方式1所涉及的半导体装置的结构例的背面图。图10是按a5-a6线切断图8所示的主视图所得到的截面图。图11是示出本发明的实施方式1所涉及的半导体装置的内部的结构例的主视图。图11是以透视密封树脂4的方式来示出的。

如图8所示，搭载半导体芯片2的芯片焊盘部19的正面19a侧被密封树脂4覆盖并密封。另外，如图9所示，芯片焊盘部19的反面19b侧从密封树脂4露出。如上所述，芯片焊盘部19的反面19b中的从密封树脂4露出的部分作为半导体装置100的漏极端子部d来发挥功能。如图10所示，芯片焊盘部19的反面19b(即、漏极端子部d)与密封树脂4的反面4b在同一平面上或者大致在同一平面上。或者，芯片焊盘部19的反面19b(漏极端子部d)也可以从密封树脂4的反面4b稍微突出。由此，易于将芯片焊盘部19的反面19b(漏极端子部d)表面安装到电路基板。

另外，如图8和图9所示，第一端子部111、第二端子部121以及第三端子部122从密封树脂4分别露出。如上所述，第一端子部111与半导体芯片2的栅极电极22电连接，作为栅极端子部g来发挥功能。第二端子部121及第三端子部122与半导体芯片2的源极电极电连接，作为源极端子部s来发挥功能。

在半导体装置100中，对端子部之间的距离的大小进行规定，以提高封装的绝缘耐压。例如，将第一端子部111与第三端子部122之间的距离设为l1，将第二端子部121与第三端子部122之间的距离设为l2。另外，将从芯片焊盘部19的反面19b的从密封树脂4露出的部分到第一端子部111、第二端子部121或第三端子部122为止的最短距离设为l3。在半导体装置100中，优选的是，最短距离l3比距离l1、距离l2都长，满足l3>l1且l3>l2的关系。

半导体装置100例如是具有30v以上的漏极耐压的功率mosfet。对半导体装置100施加的电压中的对漏极端子部d施加的漏极电压为最高的电压。另外，密封树脂4由环氧树脂等构成。密封树脂4的绝缘耐压相对于空气的绝缘耐压而言非常高。因此，封装的绝缘耐压由从密封树脂4露出的漏极端子部d与其它端子部之间的距离决定。在半导体装置100中，上述的最短距离l3决定封装的绝缘耐压。

在半导体装置100中，l1、l2及l3满足l3>l1且l3>l2的关系，漏极端子部d与栅极端子部g(或者，源极端子部s)之间的距离可以比栅极端子部g与源极端子部s之间的距离、一对源极端子部s之间的距离长。通过该关系，能够提高封装的绝缘耐压。

另外，如图8、图9以及图11所示，第一延伸部151和第二延伸部152分别从密封树脂4露出。第一延伸部151与芯片焊盘部19连接，具有与漏极端子部d相同的电位。第二延伸部152与第二引线柱部120连接，具有与源极端子部s相同的电位。因此，不仅是最短距离l3，最短距离l4也对半导体装置100的封装的绝缘耐压产生影响。最短距离l4是沿着密封树脂4的外缘部的、从第一延伸部151到第一端子部111的最短距离。在半导体装置100中，优选的是，l1、l2及l4满足l4>l1且l4>l2的关系。具有漏极电位的第一延伸部151与栅极端子部g(或者源极端子部s)之间的距离可以比栅极端子部g与源极端子部s之间的距离、一对源极端子部s之间的距离长。通过该关系，能够提高半导体装置100的封装的绝缘耐压。

如以上所说明的那样，本发明的实施方式1所涉及的引线框架1具备：芯片焊盘部19；第一引线部11，其与芯片焊盘部19相离地配置，在芯片焊盘部19的面方向(例如，与正面19a平行的方向)中的第一方向(例如，y轴方向)上延伸；第二引线部12，其与芯片焊盘部19及第一引线部11相离地配置，在y轴方向上延伸；以及延伸部15，其在芯片焊盘部19的面方向上从芯片焊盘部19的角部附近191向芯片焊盘部19的外侧延伸。

第一引线部11具有第一端子部111和第一引线柱部110，该第一引线柱部110位于比第一端子部111接近芯片焊盘部19的一侧，与第一端子部111电连接。第二引线部12具有：第二端子部121；第三端子部122，该第三端子部122位于第一端子部111与第二端子部121之间；以及第二引线柱部120，该第二引线柱部120位于比第二端子部121及第三端子部122接近芯片焊盘部19的一侧，与第二端子部121及第三端子部122电连接。第一引线柱部110、第二引线柱部120以及延伸部15在芯片焊盘部19的面方向中的与y轴方向交叉的第二方向(例如，与y轴方向正交的x轴方向)上并排。

根据该配置，第一线31的一端接合于半导体芯片2的栅极电极，第一线31的另一端接合于第一引线柱部110，由此，与第一引线柱部110连接的第一端子部111成为栅极端子部g。另外，第二线32的一端接合于半导体芯片2的源极电极23，第二线32的另一端接合于第二引线柱部120，由此，与第二引线柱部120连接的第二端子部121及第三端子部122成为源极端子部s。另外，半导体芯片2的漏极电极24接合于芯片焊盘部19，由此，芯片焊盘部19的反面19b成为漏极端子部d。

在x轴方向上，栅极端子部g与源极端子部s相邻。另外，在y轴方向上，漏极端子部d与栅极端子部g隔着第一引线柱部110地相邻。在y轴方向上，漏极端子部d与源极端子部s隔着第二引线柱部120地相邻。由此，能够与栅极端子部g-源极端子部s之间的距离l1、源极端子部s-源极端子部s之间的距离l2无关地增长漏极端子部d-栅极端子部g(或者源极端子部s)之间的最短距离l3。由此，引线框架1能够在抑制使用引线框架1的半导体装置的外形尺寸的增大的同时提高封装的绝缘耐压。

例如，第一端子部111与第三端子部122之间的距离l1也可以是与以往例的距离l11(参照图19、图20)相同的长度。另外，第二端子部121与第三端子部122之间的距离l2也可以是与以往例的距离l12(参照图19、图20)相同的长度。也就是说，也可以是l1＝l11且l2＝l12。在满足它的情况下，也能够增长实施方式1的最短距离l3，能够使l3>l1(＝l11)且l3>l2(＝l12)。

另外，引线框架1包括在x轴方向上并排且相邻的第一要素(例如，要素10a)和第二要素(例如，要素10b)。要素10a、10b分别具备芯片焊盘部19、第一引线部11、第二引线部12以及延伸部15。要素10a的延伸部15与要素10b的第二引线柱部120连接。根据该构造，能够从1个引线框架1制造出多个半导体装置100。

本发明的实施方式1所涉及的半导体装置100具备引线框架1以及半导体芯片2，该半导体芯片2具有第一面(例如，正面2a)以及位于正面2a的相反侧的反面2b，在正面2a侧具有第一电极(例如，栅极电极22)和第二电极(例如，源极电极23)，在反面2b侧具有第三电极(例如，漏极电极24)。引线框架1具备：芯片焊盘部19，半导体芯片2安装于该芯片焊盘部19的一个面(例如，正面19a)侧，该芯片焊盘部19与漏极电极24电连接；第一引线部11，其与芯片焊盘部19相离地配置，在芯片焊盘部19的面方向中的y轴方向上延伸；第二引线部12，其与芯片焊盘部19及第一引线部11相离地配置，在y轴方向上延伸；以及第一延伸部151，其在芯片焊盘部19的面方向上从芯片焊盘部19的角部附近191向芯片焊盘部19的外侧延伸。第一引线部11具有第一端子部111和第一引线柱部110，该第一引线柱部110位于比第一端子部111接近芯片焊盘部19的一侧，与第一端子部111电连接。第二引线部12具有：第二端子部121；第三端子部122，该第三端子部122位于第一端子部111与第二端子部121之间；以及第二引线柱部120，该第二引线柱部120位于比第二端子部121及第三端子部122接近芯片焊盘部19的一侧，与第二端子部121及第三端子部122电连接。第一引线柱部110、第二引线柱部120以及第一延伸部151在芯片焊盘部19的面方向中的与y轴方向正交的x轴方向上并排。

根据该构造，第一线31的一端接合于半导体芯片2的栅极电极，第一线31的另一端接合于第一引线柱部110，由此，与第一引线柱部110连接的第一端子部111成为栅极端子部g。另外，第二线32的一端接合于半导体芯片2的源极电极23，第二线32的另一端接合于第二引线柱部120，由此，与第二引线柱部120连接的第二端子部121及第三端子部122成为源极端子部s。另外，半导体芯片2的漏极电极24接合于芯片焊盘部19，由此，芯片焊盘部19的反面19b成为漏极端子部d。

在x轴方向上，栅极端子部g与源极端子部s相邻。另外，在y轴方向上，漏极端子部d与栅极端子部g隔着第一引线柱部110地相邻。在y轴方向上，漏极端子部d与源极端子部s隔着第二引线柱部120地相邻。通过该配置，能够与栅极端子部g-源极端子部s之间的距离l1、源极端子部s-源极端子部s之间的距离l2无关地增长漏极端子部d-栅极端子部g(或者源极端子部s)之间的最短距离l3。通过该距离l3，半导体装置100能够在抑制外形尺寸的增大的同时提高封装的绝缘耐压。

另外，半导体装置100还具备：第一线31，其将栅极电极22与第一引线柱部110电连接；第二线32，其将源极电极23与第二引线柱部120电连接；以及密封树脂4，其覆盖并密封半导体芯片2、第一引线柱部110、第二引线柱部120、第一线31及第二线32。芯片焊盘部19的位于正面19a的相反侧的另一面(例如，反面19b)从密封树脂4露出。根据该连接，第二端子部121和第三端子部122成为源极端子部s。另外，芯片焊盘部19的反面19b成为漏极端子部d。

另外，将第一端子部111与第三端子部122之间的距离设为l1。将第二端子部121与第三端子部122之间的距离设为l2。将从芯片焊盘部19的反面19b的从密封树脂4露出的部分到第一端子部111、第二端子部121或第三端子部122为止的最短距离设为l3。l1、l2及l3可以满足l3>l1且l3>l2的关系。在该关系成立时，最短距离l3决定半导体装置100的封装的绝缘耐压，长的最短距离l3能够提高封装的绝缘耐压。

另外，第一延伸部151从密封树脂4露出。将第一端子部111与第三端子部122之间的距离设为l1。将第二端子部121与第三端子部122之间的距离设为l2。将沿着密封树脂4的外缘部的、从第一延伸部151到第一端子部111的最短距离设为l4。l1、l2及l4可以满足l4>l1且l4>l2的关系。第一延伸部151具有漏极电位。在该关系成立时，最短距离l4决定半导体装置100的封装的绝缘耐压，长的最短距离l4能够提高封装的绝缘耐压。

另外，在x轴方向上，第二引线柱部120还具备与第一引线柱部110相邻的一个外缘部120l1、位于一个外缘部的相反侧的另一个外缘部120l2、以及从另一个外缘部120l2向第二引线柱部120的外侧延伸的第二延伸部152。第一引线柱部110、第二引线柱部120、第一延伸部151以及第二延伸部152在x轴方向上并排。

另外，第一延伸部151的端面和第二延伸部152的端面被配置成彼此相对于与芯片焊盘部19的面方向正交的任意的面(例如，与y轴及z轴平行的y-z平面)呈对称。

另外，第二延伸部152从密封树脂4露出。将第一端子部111与第三端子部122之间的距离设为l1。将第二端子部121与第三端子部122之间的距离设为l2。将沿着密封树脂4的外缘部的、从第二延伸部152到第二端子部121或第三端子部122的最短距离设为l5。l1、l2及l5可以满足l5>l1且l5>l2的关系。

本发明的实施方式1所涉及的半导体装置100的制造方法具备以下工序：准备引线框架1；准备半导体芯片2；将半导体芯片2的反面2b侧安装到芯片焊盘部19的正面19a侧，将漏极电极24与芯片焊盘部19电连接；使用第一线31来将栅极电极22与第一引线柱部110电连接；使用第二线32来将源极电极23与第二引线柱部120电连接；以及密封工序，利用密封树脂4来覆盖并密封半导体芯片2、第一引线柱部110、第二引线柱部120、第一线31以及第二线32。在密封工序中，利用密封树脂4来覆盖芯片焊盘部19的正面19a侧，且使芯片焊盘部19的反面19b从密封树脂4露出。据此，能够制造出能够在抑制外形尺寸的增大的同时提高绝缘耐压的半导体装置。

另外，半导体装置100的制造方法在上述的密封工序之后还具备切断延伸部15的从密封树脂4露出的部分的工序。据此，能够在利用密封树脂4将引线框架1、安装于引线框架1的半导体芯片2、将引线框架1与半导体芯片2电连接的第一线31及第二线32相互固定的状态下，切断延伸部15。由此，能够减少以下可能性：由于切断延伸部15时的振动的原因，第一线31和第二线32发生接触不良或断线等。

(实施方式2)

在上述的实施方式1中，说明了以下情况：第一延伸部151和第二延伸部152从密封树脂4露出。然而，本发明的实施方式不限定于此。在本发明的实施方式中，也可以是，第一延伸部151和第二延伸部152中的至少一方被密封树脂4完全覆盖。即，也可以是，第一延伸部151和第二延伸部152中的至少一方不从密封树脂4露出。

图12是示出本发明的实施方式2所涉及的半导体装置的结构例的主视图。图13是示出本发明的实施方式2所涉及的半导体装置的结构例的背面图。图14是示出本发明的实施方式2所涉及的半导体装置的内部的结构例的主视图。

如图12和图14所示，在本发明的实施方式2所涉及的半导体装置100a中也是，搭载半导体芯片2的芯片焊盘部19的正面19a侧被密封树脂4覆盖并密封。另外，如图13所示，芯片焊盘部19的反面19b侧从密封树脂4露出。在半导体装置100a中也是，芯片焊盘部19的反面19b也作为漏极端子部来发挥功能。另外，如图12至图14所示，第一端子部111、第二端子部121以及第三端子部122从密封树脂4分别露出。第一端子部111作为栅极端子部g来发挥功能。第二端子部121和第三端子部122作为源极端子部s来发挥功能。

在半导体装置100a中，第一延伸部151和第二延伸部152被密封树脂4覆盖。因此，实施方式1中说明的最短距离l4(参照图8、图9)在实施方式2中不存在。在实施方式2中，从芯片焊盘部19部的反面19b的从密封树脂4露出的部分到第一端子部111、第二端子部121或第三端子部122为止的最短距离l3决定半导体装置100a的封装的绝缘耐压。

在半导体装置100a中也是，l1、l2及l3可以满足l3>l1且l3>l2的关系。漏极端子部d与栅极端子部g(或者源极端子部s)之间的距离比栅极端子部g与源极端子部s之间的距离、一对源极端子部s之间的距离长。由此，半导体装置100a的封装的绝缘耐压得以提高。

接着，说明制造半导体装置100a的方法。图15和图16是示出本发明的实施方式2所涉及的半导体装置的制造方法的平面图。半导体装置100a是使用例如芯片接合装置、线接合装置、模制装置等各种制造装置来制造的。

在图15中，直到线接合的工序为止与实施方式1中说明的半导体装置100的制造方法相同。即，与半导体装置100同样地，在半导体装置100a的制造方法中，也准备图1至图3所示的引线框架1。在芯片接合工序中，制造装置在引线框架1的芯片焊盘部19的正面19a搭载半导体芯片2。由此，半导体芯片2的漏极电极24与芯片焊盘部19电连接。芯片焊盘部19的反面19b成为半导体装置100a的漏极端子部d。

接着，通过线接合工序，制造装置将第一线31的一端接合于半导体芯片2的栅极电极22，将第一线31的另一端接合于第一引线柱部110，来将栅极电极22与第一引线柱部110电连接。由此，与第一引线柱部110连接的第一端子部111成为半导体装置100a的栅极端子部g。另外，制造装置将第二线32的一端接合于半导体芯片2的源极电极23，将第二线32的另一端接合于第二引线柱部120，来将源极电极23与第二引线柱部120电连接。由此，与第二引线柱部120连接的第二端子部121和第三端子部122成为半导体装置100a的源极端子部s。

半导体装置100a的制造方法具有以下工序：在进行密封树脂的成型之前切断延伸部15。在切断延伸部15的工序中，制造装置将安装有第一线31和第二线32的引线框架1配置于模具。然后，制造装置将配置于模具的引线框架1的延伸部15在规定位置cl1、cl2切断。由此，延伸部15被分离为第一延伸部151和第二延伸部152。此外，在切断延伸部15时，优选的是，引线框架1被固定于模具。特别是，优选的是，将引线框架1固定于下模，以避免芯片焊盘部19以及第一引线柱部110及第二引线柱部120相对于模具而言发生位置偏离。由此，能够减少以下可能性：由于切断延伸部15时的振动的原因，第一线31和第二线32发生接触不良或断线等。

另外，在延伸部15的切断中使用的模具也可以是在模制工序中使用的模具。据此，制造装置无需将延伸部15被切断后的引线框架1从模具移动就能够开始模制工序。另外，也可以在模制工序中使用的下模和上模中的一方设置用于切断延伸部15的刀具。据此，制造装置能够一边利用下模和上模来夹持引线框架1以使其不移动、一边利用设置于下模或上模的刀具来切断引线框架1的延伸部15。

接着，如图16所示，通过模制工序，制造装置进行密封树脂4的成型。制造装置使用传递模塑技术来进行密封树脂4的成型。例如，制造装置在将延伸部15被切断后的引线框架1固定于下模的状态下，向由下模和上模围起来的模腔内注入熔融的树脂，使所注入的树脂在模腔内固化，来进行密封树脂4的成型。由此，进行将第一延伸部151和第二延伸部152完全覆盖并密封的密封树脂4的成型。

接着，通过引线切割工序，制造装置从引线框架1切割出各要素10。在引线切割工序中，制造装置切断连结部14。在引线切割工序时，延伸部15已经被切断，第一延伸部151和第二延伸部152被密封树脂4完全覆盖。另外，在引线切割工序中，制造装置切断第三端子部122，使第三端子部122的y轴方向上的长度比第二端子部的y轴方向上的长度短。接着，通过赋形工序，制造装置使第一端子部111和第二端子部121成形并将它们加工为与最终产品相同的形状。由此，半导体装置100a完成。

根据本发明的实施方式2所涉及的半导体装置100a，与半导体装置100同样地，第一端子部111成为栅极端子部g，第二端子部121和第三端子部122成为源极端子部s，芯片焊盘部19的反面19b成为漏极端子部d。在x轴方向上，栅极端子部g与源极端子部s相邻。另外，在y轴方向上，漏极端子部d与栅极端子部g隔着第一引线柱部110地相邻。在y轴方向上，漏极端子部d与源极端子部s隔着第二引线柱部120地相邻。由此，能够与栅极端子部g-源极端子部s之间的距离l1、源极端子部s-源极端子部s之间的距离l2无关地增长漏极端子部d-栅极端子部g(或者源极端子部s)之间的最短距离l3。由此，半导体装置100a能够在抑制外形尺寸的增大的同时提高封装的绝缘耐压。

另外，在半导体装置100a中，第一延伸部151被密封树脂4覆盖并密封。据此，第一延伸部151不对半导体装置100a的封装的绝缘耐压产生影响。从芯片焊盘部19部的反面19b的从密封树脂4露出的部分到第一端子部111、第二端子部121或第三端子部122为止的最短距离l3对半导体装置100a的封装的绝缘耐压产生影响。另外，例如，在多个半导体装置100a彼此相邻地进行安装的情况下，能够防止一方的半导体装置100a的第一延伸部151与相邻的另一方半导体装置100a接触。由此，能够防止半导体装置100a之间经由第一延伸部151而相互影响。

另外，在半导体装置100a中，第二延伸部152被密封树脂4覆盖并密封。据此，例如，在多个半导体装置100a彼此相邻地进行安装的情况下，能够防止一方的半导体装置100a的第二延伸部152与相邻的另一方半导体装置100a接触。由此，能够防止半导体装置100a之间经由第二延伸部152而相互影响。

另外，半导体装置100a的制造方法在利用密封树脂4来覆盖并密封半导体芯片2、第一引线柱部110、第二引线柱部120、第一线31以及第二线32的工序之前具备切断延伸部15的工序。据此，能够利用密封树脂4来完全覆盖第一延伸部151和第二延伸部152。

(其它实施方式)

如上所述，利用实施方式记载了本发明，但是不应理解为形成本公开的一部分的论述和附图用于对本发明进行限定。本领域技术人员根据本公开会明确各种代替实施方式、变形例。

例如，在上述的实施方式中，说明了半导体芯片2是功率mosfet的情况，但是半导体芯片也可以是igbt(insulatedgatebipolartransistor：绝缘栅双极型晶体管)。在igbt的情况下，也可以将漏极改称为集电极、将源极改称为发射极。

另外，半导体芯片2的栅极绝缘膜不限定于氧化硅膜(sio2膜)，也可以是其它绝缘膜。作为栅极绝缘膜，也能够使用氮氧化硅(sion)膜、氧化锶(sro)膜、氮化硅(si3n4)膜、氧化铝(al2o3)膜。另外，作为栅极绝缘膜，也能够使用将数个单层的绝缘膜进行层叠而成的复合膜等。将sio2膜以外的绝缘膜用作栅极绝缘膜的mosfet也可以称为mis(metalinsulatorsemiconductor：金属绝缘层半导体)fet。misfet表示包括mosfet的、更概括性的绝缘栅型晶体管。