功率器件和电子设备的制作方法

本公开涉及半导体领域，具体地，涉及一种功率器件及其制造方法以及包括这种功率器件的电子设备。

背景技术：

传统功率器件(例如，vdmos)为了承受高耐压，需降低漂移区掺杂浓度或者增加漂移区厚度，这带来的直接后果是导通电阻急剧增大。为了克服上述问题，超结功率器件(例如，超结mosfet)越来越受到重视。超结mosfet基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系，很好地解决了导通电阻和击穿电压之间的矛盾。和传统功率vdmos结构相比，超结mosfet采用多个柱状体区替代传统功率器件中低掺杂漂移层作为电压维持层，达到提高击穿电压并降低导通电阻的目的。

超结功率器件一般可以为被划分为元胞区、过渡区和终端结构区。当击穿电压需求进一步升高到一定值时，超结功率器件的工艺控制难度提高、产品良率和可靠度变得不稳定，甚至可能发生击穿不出现在元胞区，而出现在其它区域，例如过渡区和/或终端结构区的现象。

技术实现要素：

有鉴于此，本公开的目的至少部分地在于提供一种具有改进性能的功率器件及其制造方法以及包括这种功率器件的电子设备。

根据本公开的一个方面，提供了一种功率器件，所述功率器件被划分为元胞区、过渡区和终端结构区，所述功率器件包括：衬底；第一外延层，设置于所述衬底之上；第二外延层，设置于所述第一外延层之上；多个第一体区，设置于所述第一外延层和所述第二外延层中；个第二体区，设置于所述过渡区和所述终端结构区内的所述第一外延层中；多个第三体区，设置于所述元胞区和所述终端结构区内的所述第一体区的上方；第四体区，设置于过渡区内的所述第一体区上方并且位于所述第二外延层中；其中，在所述过渡区和终端结构区中，所述多个第二体区中的每一个第二体区设置于所述多个第一体区中的相应一个第一体区的下方且与其接触。

其中，所述多个第一体区通过所述第一外延层和所述第二外延层彼此间隔开，所述多个第二体区通过所述第一外延层彼此间隔开。

其中，在所述终端结构区内，所述多个第三体区中的每一个第三体区分别对应地设置于所述多个第一体区中的每一个第一体区上方。

其中，在所述终端结构区内，所述多个第三体区分别设置于所述多个第一体区中的任意一个或多个第一体区上方。

其中，在所述终端结构内的多个第一体区上方间隔地形成第三体区，使得上方形成有第三体区的第一体区与上方未形成有第三体区的第一体区相邻地排列。

其中，所述第三体区的注入窗口和对应的所述第一体区的注入窗口是相对于同一条中心轴线左右对称的。

其中，所述第三体区的注入窗口和对应的所述第一体区的注入窗口不是相对于同一条中心轴线左右对称的。

其中，所述第一外延层的掺杂浓度低于所述第二外延层的掺杂浓度；所述第二体区的掺杂浓度低于所述第一体区的掺杂浓度。

其中，所述第四体区的掺杂浓度低于所述第三体区的掺杂浓度。

其中，所述第四体区的结深大于所述第三体区的结深。

其中，所述功率器件还包括形成在所述第三体区中的第一导电类型的源区和形成在所述衬底中的第一导电类型的漏区。

其中，所述第一体区、所述第二体区、所述第三体区和所述第四体区均为第二导电类型。

其中，第一导电类型为n型，第二导电类型为p型。

根据本公开的另一个方面，提供了一种功率器件的制备方法，其中所述功率器件被划分为元胞区、过渡区和终端结构区，所述方法包括：提供衬底；在衬底上外延生长第一外延层；在第一外延层上外延生长第二外延层；在所述第二外延层中形成多个深沟槽，所述深沟槽向下延伸到所述第一外延层中；在所述多个深沟槽中位于过渡区和终端结构区内的深沟槽的底部进行离子注入，形成多个所述第二体区；在所述多个深沟槽内进行外延掺杂生长，形成多个柱状的第一体区；在所述元胞区和所述终端结构区的第二外延层中进行注入，形成多个第三体区；在过渡区内的所述第二外延层中进行注入，形成第四体区。

其中，所述方法还包括在所述元胞区的所述第三体区内形成源区；对所述衬底底部进行背面减薄和背面金属层制作，形成漏区。

根据本公开的另一个方面，提供了一种电子设备，包括至少部分地由如前所述的功率器件形成的集成电路。

由此，本公开的功率器件采用双外延和双槽填充的工艺实现的超结结构，其在过渡区和终端区增加独立体区的结构，调节部分区域的电荷平衡状态，从而提高此区域的耐压，保证器件的击穿发生在元胞区，提高器件的雪崩能量和耐压稳定性。此外，本公开的功率器件的制备方法还提供了一种功率器件的制备方法。该制备方法无需增加额外的生产成本，易于实现。

附图说明

当结合以下附图考虑时，通过参考详细描述和权利要求可以得到对主题的更完整的理解，其中相同的附图标记在所有附图中指代相似的元件。

图1-8是示出了制造根据本公开的一个实施例的功率器件的过程的各阶段的横截面图；

图9是示出了根据本公开的另一个实施例的功率器件的横截面图；

图10是示出了根据本公开的又一个实施例的功率器件的横截面图；

图11是示出了制造根据本公开的实施例的功率器件的流程图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开实施例的功率器件(例如，超结功率器件)可以包括形成在衬底上的半导体源区、半导体漏区、栅极以及体区结构，并且在横向方向(平行于衬底的表面的方向)上可以划分为元胞区、过渡区和终端结构区。其中，在衬底上顺序外延有第一外延层和第二外延层。第一外延层和第二外延层可以分别进行掺杂，第一外延层的掺杂浓度可以低于第二外延层的掺杂浓度。衬底、第一外延层和第二外延层均可以为第一导电类型，例如n型。在第二外延层上可以形成有平面栅极结构，该平面栅极结构可以包括栅极以及位于栅极的底表面与第二外延层的上表面之间的栅极绝缘层。栅极例如可以是多晶硅栅。栅极绝缘层可以由二氧化硅或高k电介质材料制成。在第一和第二外延层中可以形成体区结构，该体区结构可以包括第一体区、第二体区、第三体区和第四体区。其中，多个第一体区可以设置于所述第一外延层和所述第二外延层中，所述多个第一体区中的每一个可以从第一外延层向下延伸到第二外延层中。多个第二体区可以设置于所述过渡区和所述终端结构区内的所述第一外延层中；多个第二体区中的每一个可以分别设置于多个第一体区中的相应一个的正下方且与其接触。多个第三体区可以设置于所述元胞区和所述终端结构区内的所述第一体区的上方。多个第三体区中的每一个可以设置于多个第一体区中的位于所述元胞区和终端结构区内的相应一个的正上方，多个第三体区和多个第一体区可以在元胞区和终端结构区内一一对应。在另外的实施例中，在终端结构区内，多个第三体区仅仅形成在多个第一体区中的一部分第一体区上方，例如多个第三体区可以分别间隔地形成在第一体区上方，即，相邻的两个第一体区中的一个上方设置有第三体区，另一个上方没有设置第三体区。第四体区可以设置于过渡区内的所述第一体区上方并且位于所述第二外延层中。第一体区、第二体区、第三体区和第四体区均可以为第二导电类型，例如p型。所述第二体区的掺杂浓度低于所述第一体区的掺杂浓度。所述第四体区的掺杂浓度低于所述第三体区的掺杂浓度。所述第一体区形成为柱状形状，即，第二体区也可以成为柱状体区，柱状体区的长度可以根据实际需要调整。所述第二体区形成为阱状形状，即第一体区可以用作阱。第三体区形成为掩埋于第一外延层中的囊状形状。此外，在用作阱的第二体区中可以形成源区，衬底可以进行减薄以用作漏区。该功率器件还可以包括位于衬底背面的导电金属层，所述导电金属层形成在减薄后的衬底的背面上以用作漏极电极。在第二体区和源区的上方还可以形成有导电金属层，该导电金属层与第一体区和源区接触以用作源极电极。

本公开可以各种形式呈现，以下将描述其中一些示例。

图1示出了制造根据本公开的实施例的功率器件所需的准备衬底和外延层结构。如图1所示，具体地，提供常规的晶片作为半导体衬底1，半导体衬底1的材料可以例如为si。该半导体衬底在横向方向(平行于半导体衬底1的上表面的方向)上可以被划分为三个区域：元胞区、过渡区和终端结构区。可以对半导体衬底1进行离子注入以形成具有第一导电类型(例如，n型)的半导体衬底1，在半导体衬底1上进行外延以形成第一外延层2，在第一外延层2上继续进行外延以形成第二外延层3，第一外延层2和第二外延层3具有与衬底相同的导电类型，即，第一导电类型(例如，n型)。也就是说，第一外延层2和第二外延层3进行了n掺杂，其中，第一外延层2的掺杂浓度低于第二外延层3的掺杂浓度。由此形成了制造根据本公开的实施例的功率器件所需的准备衬底和外延层结构。

图2示出了根据本公开的实施例的具有多个深沟槽4a的功率器件结构。如图2所示，在图1所示的衬底和外延层结构上方进行刻蚀，形成多个深沟槽4a。每个深沟槽4a可以从第二外延层3的上表面向下延伸，越过第一外延层2和第二外延层3的边界，一直延伸到第一外延层2中。从图3可以看出，在元胞区、过渡区和终端结构区中都分别形成有多个深沟槽4a。

图3示出了根据本公开的实施例的具有多个第一体区4和多个第二体区15的功率器件结构。在如图4所示的功率器件结构中，在如图3所示的多个深沟槽4a中的一部分深沟槽底部进行离子注入，形成掩埋于第一外延层内的第二体区15。如图4所示，这部分深沟槽位于过渡区和终端结构区内，因此，相应地，形成在这部分深沟槽底部下方的多个第二体区15电位于过渡区和终端结构区内。第二体区15可以形成为掩埋于第一外延层2的内部的囊状体区。然后，在深沟槽中进行外延掺杂生长以形成第一体区4。如果外延掺杂生长过量，则可以通过刻蚀工艺来刻蚀掉突出于第二外延层3上方的掺杂生长物。由此，该第一体区4填满深沟槽内部且所述第一体区4的上表面与所述第二外延层3的上表面齐平。由于所述深沟槽从第二外延层向下延伸越过第二外延层3和第一外延层2的边界，并延伸到第一外延层2中。因此，填充深沟槽的第一体区4也可以从第二外延层3向下延伸越过第二外延层3和第一外延层2的边界，并延伸到第一外延层2中。第一体区4可以形成为位于第一外延层2和第二外延3中的柱状体区。该第二体区15和第一体区4的导电类型相同且均可以为第二导电类型，例如，p型。该掩埋体区的掺杂浓度较低，该掩埋体区的掺杂浓度范围可以为1×10¹⁴cm^-3至1×10¹⁶cm^-3，例如，可以采用1×10¹⁵cm^-3的掺杂浓度。所述柱状体区的掺杂浓度大于所述第二体区15的掺杂浓度。所述柱状体区的掺杂浓度范围可以为5×10¹⁴cm^-3至1×10¹⁶cm^-3，例如，可以采用5×10¹⁵cm^-3的掺杂浓度。由于第一体区4填充到深沟槽的底部且掩埋的第二体区15与深沟槽的底部接触，所以掩埋的第二体区15位于对应的第一体区4下方且与该第一体区4接触。该第二体区15掩埋于第一外延层内，即，仅形成在第一外延层内。从图4可以看出，该第二体区15可以与位于过渡区和终端结构区内的第一体区4一一对应地形成。

图4示出了根据本公开的实施例的具有多个第三体区7和第四体区8的功率器件结构。如图4所示，在第二外延层3内进行光刻、注入，形成多个第三体区7，在过渡区内的第二外延层3内进行光刻，注入，形成第四体区8。第三体区7和第四体区8可以形成为阱状体区。第四体区7的掺杂浓度低于第三体区8的掺杂浓度。其中，在终端结构区内，多个第三体区7形成为彼此间隔开的多个独立体区，且多个第三体区7中的每一个分别对应于先前形成的多个第一体区4中的每一个，且位于多个第一体区4中的每一个的上方。在元胞区内，第三体区7形成为连续的一个体区且位于多个第一体区4的上方。在过渡区内，第四体区8形成为连续的一个体区且位于多个第一体区4的上方。第四体区8的结深大于第三体区7的结深。因此，在元胞区和过渡区交界处，第四体区8的一侧与第三体区7的侧面以及第一体区4的一部分侧面相接。由图4还可知，在过渡区和终端结构区的交界处，第四体区8的另一侧与第一体区4的一部分侧面相接，该第一体区4的上表面与第二外延层3的上表面齐平，且在该第一体区4的上方未形成有第三体区7。

图5示出了根据本公开的实施例的具有场氧化层12和浅沟槽10a的功率器件结构。在第二外延层3上方生长场氧化层12，然后进行光刻以刻蚀掉位于元胞区和过渡区的一部分(即，有源区)上方的场氧化层，仅保留位于终端结构区和过渡区的另一部分上方的场氧化层12。在元胞区的第二外延层3内进行刻蚀以形成多个浅沟槽10a。如图5所示，多个浅沟槽10a分别对应地形成于多个第一体区4的两侧，且浅沟槽10a的深度大于第三体区7的结深，小于第四体区8的结深。因此，多个浅沟槽10a将元胞区内连续的一个第三体区7划分为多个第三体区7且将该多个第三体区7彼此间隔开。该间隔开的多个第三体区7分别位于多个第一体区4的上方。由图5还可知，位于过渡区内的浅沟槽10a位于第四体区8内。

图6示出了根据本公开的实施例的具有栅极结构的功率器件结构。如图6所示，在如图5所示的浅沟槽5a内生长牺牲氧化层、然后进行全剥离以去除牺牲氧化层，然后生长栅氧化层9，再然后淀积多晶硅以形成多晶硅栅极11，由此在浅沟槽内形成顺序堆叠的栅氧化层9和栅极层11。其中，所述栅氧化层9可以由二氧化硅或高k电介质材料制成。高k电介质材料例如可以是诸如二氧化铪(hfo2)、hfsio、hfsion、hftao、hftio、hfzro、氧化锆、氧化铝、二氧化铪-氧化铝(hfo2-al2o3)合金、氮化钛(tin)。

图7示出了根据本公开的实施例的具有源区5和体接触区6的功率器件结构。如图7所示，在位于元胞区中的第三体区7内通过离子注入和热退火形成源区5和体接触区6。源区5和体接触区6均为重掺杂区，即，源区5和体接触区6均是高浓度掺杂的。源区5为第一导电类型，且体接触区6为第二导电类型，即，源区5与体接触区的导电类型不同。如图7所示，在元胞区和过渡区的边界处的第三体区7内仅设置有体接触区，而未设置有源区5。还如图7所示，位于设置有源区5和体接触区6的第三体区7下方的第一体区4底部没有与之接触的第二体区15。由于上述结构的形成，当发生击穿时可以使得击穿首先发生在元胞区。

图8示出了根据本公开的实施例的具有源极和漏极的功率器件结构。在图7所示的功率器件结构上方淀积介质绝缘层13，介质绝缘层13可以由(例如但不限于)硅的氧化物、硅的氮化物或硅的氮氧化物形成。在介质绝缘层13中进行刻蚀开孔以形成直达源区5和体接触区6的上表面的通孔。在具有通孔的介质绝缘层13上方沉积金属以形成金属层14，所述金属层可以由铝、铜或其合金制成，也可以由于铝、铜与硅的合金制成，例如，所述金属层可以为铝硅铜合金或铝铜合金。由于介质绝缘层13中的通孔的存在，金属层14可以直达源区5和体接触区6的上表面，从而形成与源区5和体接触区6的电接触。由此形成晶体管的源极。金属层14以用作晶体管的源极电极。在形成晶体管的源极之后，对衬底背面进行减薄，并在减薄后的衬底背面进行金属沉积以形成背面金属层。该背面金属层覆盖整个衬底背面，由此形成晶体管的漏极，背面金属层可以用作晶体管的漏极电极。

由此可以形成根据本公开的实施例的功率器件，其包括由位于第一体区4、位于过渡区和终端结构区内的第二体区15、位于元胞区和终端结构区内的第三体区7以及位于过渡区内的第四体区8组成的体区结构。第一体区4形成在位于衬底1上方的第一外延层2和第二外延层3中且从第二外延层3向下(即，向衬底方向)延伸到第一外延层2中，第二体区15位于第一外延层2且位于第一体区4下方。第三体区7和第四体区8分别位于第一体区4上方，其中第三体区7位于终端结构区和元胞区内，第四体区8位于过渡区内。通过该体区结构的设计，增加了位于过渡内和终端结构区内的独立体区，例如第二体区15。位于第一外延层2中的掩埋的第二体区15可以有效调节过渡区和终端结构区内的两种电荷平衡，从而提高过渡区和终端结构区的耐压，保证器件的击穿发生在元胞区，提高器件的雪崩能量和耐压稳定性。在于在过渡区和终端区增加独立体区的结构，调节部分区域的电荷平衡状态，从而提高此区域的耐压，保证器件的击穿发生在元胞区，提高器件的雪崩能量和耐压稳定性。此外，第一外延层2和第二外延层3的这种双层外延的结构可以改善晶体管的反向恢复特性。

本领域技术人员应当清楚，上述的超结功率器件结构仅是基于本实用新型构思的一种具体实施例，而非对本实用新型的保护范围的限制。在符合本实用新型构思的情况下，本领域技术人员可以对本实用新型的器件结构进行修改和替代。这些修改和替代后的器件结构同样落入了本实用新型的保护范围。

例如，终端结构区内的第三体区7可以是全部注入的，如图8所示，在终端结构区内，全部第一体区4中的每一个第一体区4上方均进行了注入以在每一个体区4上方均对应地形成一个第三体区7。图9示出了根据本公开的另一个实施例的功率器件。在该另一个实施例中，终端结构区内的第三体区7可以是部分注入的，即，在终端结构区内，全部第一体区4中的一部分第一体区4上方进行了注入以形成对应的第三体区7，而在全部第一体区4中的另一部分第一体区4上方并未进行注入，并且因此，在该另一部分第一体区4上方并未形成第三体区7，该另一部分的第一体区4的上表面与第二外延层3的齐平。例如，可以在终端结构内的全部第一体区4的上方间隔地进行部分注入，以在全部第一体区4的上方间隔地形成第三体区7，使得上方形成有第三体区7的第一体区4与上方未形成有第三体区7的第一体区4相邻地排列。然而，在终端结构区内，多个第三体区7的位置并不限于如上所述地形成于全部第一体区4中的每一个上方或间隔地形成于全部第一体区4上方，多个第三体区7可以形成于多个第一体区4中的任意一个或多个第一体区4上方。

此外，在如图8所示的实施例中，由于终端结构区内的多个第三体区7中的每一个一一对应地形成在多个第一体区4中的每一个上方，多个第三体区7的注入窗口的中线轴线与多个第一体区4的注入窗口的中心轴线相同，即，两个注入窗口是关于同一条中心轴线左右对称的，该中心轴线垂直于衬底上表面且经过注入窗口在平行于衬底表面的横向宽度上的中间点。图10示出了根据本公开的又一个实施例的功率器件。在该又一个实施例中，由于在终端结构区内，第三体区7的注入窗口相对于对应的第一体区4的窗口在平行于衬底表面的横向方向上偏移一定距离，因此，第三体区7的注入窗口的中心轴线相对于第一体区的注入窗口的中心轴线在该横向方向上偏移一定距离，即，两个注入窗口不是关于同一条中心轴线左右对称的。图10示出的是第三体区7的注入窗口相对于第一体区4的注入窗口在横向方向上向左偏移一定距离，本领域技术人员容易想到，第三体区7的注入窗口也可以相对于第一体区4的注入窗口在横向方向上向右偏移一定距离。进一步地，各个第三体区7的注入窗口可以相对于各个对应第一体区4的注入窗口偏移不同的距离，或者在不同的方向上偏移。从图10还可知，由于各个第二体区15分别形成于各个对应的第三体区7的下方并与第三体区底部接触，因此，各个第二体区15也可以随着各个对应的第三体区7发生横向偏移。

图11示出了制造如图8或图9所示的功率器件的工艺流程图。其包括以下步骤：在衬底上外延生长第一外延层；在第一外延层上外延生长第二外延层；在所述第二外延层中形成多个深沟槽，所述深沟槽向下延伸到所述第一外延层中；在所述多个深沟槽中位于过渡区和终端结构区内的深沟槽的底部进行离子注入，形成多个所述第二体区；在所述多个深沟槽内进行外延掺杂生长，形成多个柱状的第一体区；在所述元胞区和所述终端结构区的第二外延层中进行注入，形成多个第三体区；在过渡区内的所述第二外延层中进行注入，形成第四体区。

显然，制造该功率器件的工艺流程还可以包括以下步骤：在所述第二外延层上方生长场氧化层，然后刻蚀掉元胞区和过渡区的一部分内的场氧化层；在所述元胞区的第二外延层上淀积、刻蚀硬掩膜层，针对窗口位置刻蚀形成多个浅沟槽；在所述浅沟槽生长牺牲氧化层，然后进行牺牲氧化层全剥；在所述浅沟槽底部生长氧化层，侧面生长栅氧化层；在所述栅氧化层上淀积和刻蚀多晶硅栅极；在部分所述第三体区内形成源区。对所述体区和源区用金属层连接，形成所述晶体管源极。对所述结构的衬底底部进行背面减薄和背面金属层制作，形成所述晶体管漏区。

根据本公开实施例的超结功率器件可以应用于各种电子设备。例如，通过集成多个这样的超结功率器件以及其他器件(例如，其他形式的晶体管等)，可以形成集成电路(1c)，并由此构建电子设备。因此，本公开还提供了一种包括上述功率器件的电子设备。电子设备还可以包括与集成电路配合的显示屏幕以及与集成电路配合的无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑(pc)、人工智能、可穿戴设备、移动电源等。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。