显示面板及显示装置的制作方法

本公开的实施例涉及一种显示面板及显示装置。

背景技术：

在oled(organiclight-emittingdiode，有机发光二极管)显示领域，随着高分辨率产品的快速发展，对产品良率、成本控制、窄边框的实现都提出了更高的要求。

技术实现要素：

本公开至少一实施例提供一种显示面板，包括呈阵列排布的多个子像素单元，所述阵列包括n行和8m列。每一行子像素单元被划分为多个子像素单元组，每一个所述子像素单元组包括沿第一方向依次位于相邻8列中的第一子像素单元、第二子像素单元、第三子像素单元、第四子像素单元、第五子像素单元、第六子像素单元、第七子像素单元以及第八子像素单元；所述显示面板还包括多条电源电压线，位于同一个子像素单元组中的所述第一子像素单元、所述第二子像素单元、所述第三子像素单元、所述第四子像素单元、所述第五子像素单元、所述第六子像素单元、所述第七子像素单元以及所述第八子像素单元和同一条电源电压线连接以接收第一电源电压；m为大于等于1的整数，n为大于等于2的整数。

例如，在本公开一实施例提供的显示面板中，所述多条电源电压线沿第二方向延伸设置，在每一个所述子像素单元组中，所述电源电压线位于所述第四子像素单元以及所述第五子像素单元之间。

例如，在本公开一实施例提供的显示面板中，所述第一方向为所述阵列的行方向，所述第二方向为所述阵列的列方向。

例如，在本公开一实施例提供的显示面板中，在每一个所述子像素单元组中，所述第一子像素单元、所述第二子像素单元、所述第三子像素单元、所述第四子像素单元、所述第五子像素单元、所述第六子像素单元、所述第七子像素单元以及所述第八子像素单元相对于所述电源电压线轴对称分布。

例如，在本公开一实施例提供的显示面板中，在所述第一方向上，至少相邻的两个子像素单元组连接到不同的电源电压线。

例如，本公开一实施例提供的显示面板还包括电源电压总线，所述多条电源电压线分别和所述电源电压总线连接。

例如，在本公开一实施例提供的显示面板中，所述多条电源电压线还被配置为在检测阶段被检测以确定所述多条电源电压线中的每一个是否发生不良。

例如，本公开一实施例提供的显示面板还包括至少一条辅助阴极线，所述辅助阴极线沿第二方向延伸设置，在所述第二方向上，所述辅助阴极线位于两个相邻的子像素单元组之间。

例如，本公开一实施例提供的显示面板还包括阵列基板以及设置在所述阵列基板上的金属线，其中，所述辅助阴极线和所述金属线电连接。

例如，本公开一实施例提供的显示面板还包括设置在所述金属线上的绝缘层、平坦层、辅助阳极以及像素定义层，所述辅助阳极通过贯穿所述绝缘层以及所述平坦层的第一过孔和所述金属线接触，所述辅助阴极线通过贯穿所述像素定义层的第二过孔和所述辅助阳极接触。

例如，在本公开一实施例提供的显示面板中，所述金属线包括设置在所述阵列基板上的源漏极线和栅线。

例如，在本公开一实施例提供的显示面板中，所述多个子像素单元中的每一个子像素单元包括发光电路、用于驱动所述发光电路进行发光的像素驱动电路以及用于对所述像素驱动电路进行感测以实现外部补偿的感测电路；所述显示面板还包括沿所述第一方向设置的2n+2条栅线，被配置为向所述多个子像素单元提供栅极扫描信号；第n行子像素单元组中的每一个所述第一子像素单元、所述第四子像素单元、所述第五子像素单元以及所述第八子像素单元中的所述像素驱动电路均和第2n-1条栅线连接以接收所述栅极扫描信号并作为扫描驱动信号；所述第n行子像素单元组中的每一个所述第二子像素单元、所述第三子像素单元、所述第六子像素单元以及所述第七子像素单元中的所述像素驱动电路均和第2n条栅线连接以接收所述栅极扫描信号并作为扫描驱动信号；所述第n行子像素单元组中的每一个所述第一子像素单元、所述第四子像素单元、所述第五子像素单元以及所述第八子像素单元中的所述感测电路均和第2n+1栅线连接以接收所述栅极扫描信号并作为感测驱动信号；所述第n行子像素单元组中的每一个所述第二子像素单元、所述第三子像素单元、所述第六子像素单元以及所述第七子像素单元中的所述感测电路均和第2n+2栅线连接以接收所述栅极扫描信号并作为感测驱动信号；所述显示面板还包括沿第二方向设置的多条第一数据线、多条第二数据线、多条第三数据线以及多条第四数据线；在所述第二方向上，每一个所述子像素单元组中的所述第一子像素单元和所述第二子像素单元均和同一条第一数据线连接以接收数据信号，每一个所述子像素单元组中的所述第三子像素单元和所述第四子像素单元均和同一条第二数据线连接以接收数据信号，每一个所述子像素单元组中的所述第五子像素单元和所述第六子像素单元均和同一条第三数据线连接以接收数据信号，每一个所述子像素单元组中的所述第七子像素单元和所述第八子像素单元均和同一条第四数据线连接以接收数据信号；1≤n≤n。

例如，在本公开一实施例提供的显示面板中，每相邻的两行子像素单元之间设置有两条所述栅线，在所述阵列沿所述第二方向的两侧分别设置有两条所述栅线。

例如，在本公开一实施例提供的显示面板中，所述感测电路被配置为对所述像素驱动电路进行感测以获得所述像素驱动电路的阈值电压或电子迁移率。

例如，在本公开一实施例提供的显示面板中，在每一个所述子像素单元组中，所述第一数据线位于所述第一子像素单元以及所述第二子像素单元之间；所述第二数据线位于所述第三子像素单元以及所述第四子像素单元之间；所述第三数据线位于所述第五子像素单元以及所述第六子像素单元之间；所述第四数据线位于所述第七子像素单元以及所述第八子像素单元之间。

例如，在本公开一实施例提供的显示面板中，还包括沿第二方向延伸设置的多条第一感测线和多条第二感测线。在所述第二方向上，每一个所述子像素单元组中的所述第一子像素单元、所述第二子像素单元、所述第三子像素单元以及所述第四子像素单元均和同一条第一感测线连接以接收第一参考电压信号或输出第一感测电压信号；在所述第二方向上，每一个所述子像素单元组中的所述第五子像素单元、所述第六子像素单元、所述第七子像素单元以及所述第八子像素单元均和同一条第二感测线连接以接收第二参考电压信号或输出第二感测电压信号。

例如，在本公开一实施例提供的显示面板中，在每一个所述子像素单元组中，所述第一感测线位于所述第二子像素单元以及所述第三子像素单元之间；所述第二感测线位于所述第六子像素单元以及所述第七子像素单元之间。

例如，在本公开一实施例提供的显示面板中，在每一个所述子像素单元组中，所述第一子像素单元、所述第二子像素单元、所述第三子像素单元以及所述第四子像素单元相对于所述第一感测线轴对称分布；所述第五子像素单元、所述第六子像素单元、所述第七子像素单元以及所述第八子像素单元所述第二感测线轴对称分布。

例如，在本公开一实施例提供的显示面板中，所述像素驱动电路包括数据写入电路、驱动电路以及电荷存储电路；所述驱动电路和所述数据写入电路、所述电荷存储电路、所述发光电路以及所述感测电路连接，被配置为控制用于驱动所述发光电路发光的驱动电流；所述数据写入电路还和所述电荷存储电路连接，被配置为接收所述扫描驱动信号，并且响应于所述扫描驱动信号将数据信号写入所述驱动电路；所述感测电路还和所述电荷存储电路以及所述发光电路连接，被配置为接收所述感测驱动信号，并且响应于所述感测驱动信号将参考电压信号写入所述驱动电路或者从所述驱动电路读出感测电压信号；以及所述电荷存储电路还和所述发光电路连接，被配置为存储写入的所述数据信号和所述参考电压信号。

例如，在本公开一实施例提供的显示面板中，所述数据写入电路包括第一晶体管，所述第一晶体管的栅极被配置为接收所述栅极扫描信号，所述第一晶体管的第一极被配置为接收所述数据信号，所述第一晶体管的第二极和第一节点连接；所述驱动电路包括第二晶体管，所述第二晶体管的栅极和所述第一节点连接，所述第二晶体管的第一极和电源电压线连接以接收第一电源电压，所述第二晶体管的第二极和第二节点连接；所述电荷存储电路包括存储电容，所述存储电容的第一极和所述第一节点连接，所述存储电容的第二极和所述第二节点连接；所述感测电路包括第三晶体管，所述第三晶体管的栅极被配置为接收所述栅极扫描信号并作为感测驱动信号，所述第三晶体管的第一极和感测线连接，所述第三晶体管的第二极和所述第二节点连接；所述发光电路包括有机发光二极管，所述有机发光二极管的第一极和所述第二节点连接，所述有机发光二极管的第二极被配置为接收第二电源电压。

例如，在本公开一实施例提供的显示面板中，在每个所述子像素单元组中，所述第一子像素单元、所述第二子像素单元、所述第三子像素单元、所述第四子像素单元、所述第五子像素单元、所述第六子像素单元、所述第七子像素单元以及所述第八子像素单元发出的光包括红光、绿光和蓝光。

例如，在本公开一实施例提供的显示面板中，在每一行子像素单元中，多个子像素单元发光的光沿所述第一方向按照红光、绿光、蓝光的顺序循环。

例如，在本公开一实施例提供的显示面板中，所述子像素单元采用顶发射结构。

例如，本公开一实施例提供的显示面板还包括设置在阵列基板上的像素界定层，所述像素界定层在每个所述子像素单元中具有开孔，且多个所述子像素单元的多个所述开孔的形状和大小均相同。

本公开至少一实施例还提供一种显示装置，包括如本公开的实施例提供的任一显示面板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1为本公开至少一实施例提供的一种显示面板的示意图；

图2为本公开至少一实施例提供的另一种显示面板的示意图；

图3为本公开至少一实施例提供的再一种显示面板的示意图；

图4为本公开至少一实施例提供的一种对应图3的实现示例的电路图；

图5为一种对应于图4所示的显示面板工作原理的信号时序图；

图6为本公开至少一实施例提供的一种显示面板的版图示意图；

图7为沿图6中a-a'线的截面图；

图8为本公开至少一实施例提供的另一种显示面板的版图示意图；

图7为本公开至少一实施例提供的再一种显示面板的版图示意图；

图9为本公开至少一实施例提供的又一种显示面板的示意图；以及

图10为本公开至少一实施例提供的一种显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在oled(organiclight-emittingdiode，有机发光二极管)显示领域，随着高分辨率产品的快速发展，对产品良率、成本控制、窄边框的实现都提出了更高的要求。例如，相对于一种分辨率采用4k的oled显示装置，一种采用大尺寸、分辨率为8k的oled显示装置由于需要设置的子像素单元的个数成倍增加，所以用于栅极驱动电路一侧的电路板和用于源极驱动电路(数据驱动电路)一侧的电路板的引脚个数都会成倍增加，从而可能会带来如下问题。

1)由于电路板的引脚个数增加，在版图设计中用于邦定的区域变小，从而可能会造成最终产品的良率下降。

2)由于电路板的引脚个数增加，会造成成本大幅度增加。

3)由于需要设置的栅线以及数据线增加，用于设置子像素单元的区域变小，从而不利于高分辨率以及窄边框的实现。

4)由于显示装置的尺寸较大，而且发光器件(例如oled)的阴极的电阻较大，所以向不同位置处的发光器件(例如oled)的阴极提供的第二电源电压vss可能存在压降(irdrop)，从而造成显示不均等不良问题。

本公开的至少一个实施例提供的显示面板以及显示装置通过采用一种子像素单元排布设计，然后再配合信号走线(例如，栅线、数据线、感测线等)的设计，可以在不增加栅线的基础上，减少数据线的个数，从而可以提高产品良率、降低成本，并且有利于窄边框的实现。另外，通过设置辅助阴极线可以降低阴极上的电阻，从而改善或避免由于第二电源电压vss存在压降而造成的显示不均等不良问题。

本公开的至少一个实施例提供一种显示面板10，如图1所示，该显示面板10包括呈阵列排布的多个子像素单元(如图1中虚线框中所示)，阵列包括n行和8m列，m为大于等于1的整数，n为大于等于2的整数。需要说明的是，图1中所示的显示面板10仅示意性的示出了两行(第n行和第n+1行)八列子像素单元，本公开的实施例包括但不限于此，根据需要，显示面板10还可以包括更多个子像素单元。

例如，每一行子像素单元被划分为多个子像素单元组，每一个子像素单元组包括沿第一方向依次位于相邻8列中的第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3、第四子像素单元pu4、第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8。需要说明的是，图1中所示的显示面板10的每一行子像素单元中仅示意性的示出了一个子像素单元组，本公开的实施例包括但不限于此。

例如，多个子像素单元中的每一个子像素单元包括发光电路130、用于驱动发光电路130进行发光的像素驱动电路110以及用于对像素驱动电路110进行感测以实现外部补偿的感测电路120。例如，感测电路120可以用于在两个相邻的显示帧之间的消隐时段(blanking)对像素驱动电路110进行感测，例如，获得像素驱动电路110中的阈值电压或电子迁移率等参数，从而实现外部补偿，从而可以提高显示面板10的亮度的均匀性。

显示面板10还包括沿第一方向d1设置的2n+2条栅线，该2n+2条栅线被配置为向多个子像素单元提供栅极扫描信号。例如，第一方向d1为显示面板10的阵列的行方向。例如，本公开的实施例提供的显示面板采用双栅结构；例如，每相邻的两行子像素单元之间设置有两条栅线，在阵列沿第二方向d2的两侧分别设置有两条栅线。下面描述多条栅线和每一行子像素单元的连接关系。

第n行(1≤n≤n)子像素单元组中的每一个第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的像素驱动电路110均和第2n-1条栅线gl<2n-1>连接以接收栅极扫描信号并作为扫描驱动信号。例如，该扫描驱动信号可以控制像素驱动电路110导通或截止。

第n行子像素单元组中的每一个第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的像素驱动电路110均和第2n条栅线gl<2n>连接以接收栅极扫描信号并作为扫描驱动信号。

第n行子像素单元组中的每一个第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的感测电路120均和第2n+1栅线gl<2n+1>连接以接收栅极扫描信号并作为感测驱动信号。例如，该感测驱动信号可以控制感测电路120导通或截止。

第n行子像素单元组中的每一个第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的感测电路120均和第2n+2栅线gl<2n+2>连接以接收栅极扫描信号并作为感测驱动信号。

第n+1行子像素单元组中的每一个第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的像素驱动电路110均和第2n+1条栅线gl<2n+1>连接以接收栅极扫描信号并作为扫描驱动信号。

第n+1行子像素单元组中的每一个第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的像素驱动电路110均和第2n+2条栅线gl<2n+2>连接以接收栅极扫描信号并作为扫描驱动信号。

第n+1行子像素单元组中的每一个第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的感测电路120均和第2n+3栅线gl<2n+3>连接以接收栅极扫描信号并作为感测驱动信号。

第n+1行子像素单元组中的每一个第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的感测电路120，以及第n+1行子像素单元中的每一个第四子像素单元pu4中的感测电路120均和第2n+4栅线gl<2n+4>连接以接收栅极扫描信号并作为感测驱动信号。

如图1所示，在本公开的实施例提供的显示面板10中，对于位于同一列的子像素单元，第n行子像素单元中的感测电路120和第n+1行子像素单元中的像素驱动电路110共用同一条栅线，从而可以减少需要设置的栅线的数量。

例如，显示面板10还包括沿第二方向d2设置的多条第一数据线dl1、多条第二数据线dl2、多条第三数据线dl3以及多条第四数据线dl4。在第二方向d2上，每一个子像素单元组中的第一子像素单元pu1和第二子像素单元pu2均和同一条第一数据线dl1连接以接收数据信号；每一个子像素单元组中的第三子像素单元pu3和第四子像素单元pu4均和同一条第二数据线dl2连接以接收数据信号；每一个子像素单元组中的第五子像素单元pu5和第六子像素单元pu6均和同一条第三数据线dl3连接以接收数据信号，每一个子像素单元组中的第七子像素单元pu7和第八子像素单元pu8均和同一条第四数据线dl4连接以接收数据信号。例如，第二方向d2为显示面板10的阵列的列方向。例如，第一方向d1和第二方向d2相交。例如，第一方向d1和第二方向d2垂直。

在本公开的实施例提供的显示面板10中，在每一个子像素单元组中，第一子像素单元pu1和第二子像素单元pu2共用同一条第一数据线dl1，第三子像素单元pu3和第四子像素单元pu4共用同一条第二数据线dl2,第五子像素单元pu5和第六子像素单元pu6共用同一条第三数据线dl3，第七子像素单元pu7和第八子像素单元pu8共用同一条第四数据线dl4。所以，对于包括8m列子像素单元的显示面板，只需要设置m条第一数据线dl1、m条第二数据线dl2、m条第三数据线dl3以及m条第四数据线dl4即可，从而可以减少需要设置的数据线的数量。

本公开的至少一实施例提供的显示面板10在不增加栅线的基础上，通过共用数据线可以减少需要设置的数据线的数量，从而可以减少数据线所占用的区域面积，从而使得显示面板10中可以在更大的区域设置子像素单元，从而可以提高该显示面板10的分辨率，有利于实现高ppi(pixelsperinch，每英寸的像素数目)和窄边框。另一方面，由于需要设置的数据线的数量减少，从而可以减少源极驱动电路一侧的电路板的引脚个数，从而可以提高该显示面板10的加工良率，以及降低该显示面板10的生产成本。

例如，在本公开的一些实施例提供的显示面板10中，如图1所示，在每一个子像素单元组中，第一数据线dl1位于第一子像素单元pu1以及第二子像素单元pu2之间；第二数据线dl2位于第三子像素单元pu3以及第四子像素单元pu4之间；第三数据线dl3位于第五子像素单元pu5以及第六子像素单元pu6之间；第四数据线dl4位于第七子像素单元pu7以及第八子像素单元pu8之间。

另外，需要说明的是，在本公开的实施例提供的显示面板10中，是以该显示面板10包括8m列子像素单元为例进行说明的，但本公开的实施例对显示面板10包括的子像素单元的列数不作限定。例如，该显示面板10包括的子像素单元的列数也可以不是8的整数倍，此时对于每一行子像素单元来说，可能会有1个、2个、3个、4个、5个、6个或7个子像素单元构不成子像素单元组。

如图1所示，本公开的一些实施例提供的显示面板10还可以进一步包括沿第二方向d2延伸设置的多条第一感测线sl1和多条第二感测线sl2。

在第二方向d2上，每一个子像素单元组中的第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3以及第四子像素单元pu4均和同一条第一感测线sl1连接以接收第一参考电压信号或输出第一感测电压信号。例如，该第一参考电压信号为低电平电压信号，例如该低电平电压信号的电平为0v。

在第二方向d2上，每一个子像素单元组中的第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8均和同一条第二感测线sl2连接以接收第二参考电压信号或输出第二感测电压信号。例如，该第二参考电压信号为低电平电压信号，例如该低电平电压信号的电平为0v。

例如，通过感测线(第一感测线sl1或第二感测线sl2)可以将参考电压信号(第一参考电压信号或第二参考电压信号)提供至感测电路120，当该感测电路120被导通时，该参考电压信号可以被提供至发光电路130以及像素驱动电路110，以对该发光电路130以及像素驱动电路110完成例如重置操作。

例如，在两个显示帧之间的消隐时段(blanking)，感测电路120可以被导通，从而将对像素驱动电路110进行感测而获得的感测电压信号通过感测线(第一感测线sl1或第二感测线sl2)输出，从而实现外部补偿，从而可以提高该显示面板10的亮度的均匀性。例如，感测电路120可以实现对像素驱动电路110中的阈值电压、电子迁移率以及发光电路130的补偿。

例如，在本公开的一些实施例提供的显示面板10中，如图1所示，在每一个子像素单元组中，第一感测线sl1位于第二子像素单元pu2以及第三子像素单元pu3之间；第二感测线sl2位于第六子像素单元pu6以及第七子像素单元pu7之间。

例如，在每一个子像素单元组中，第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3以及第四子像素单元pu4相对于第一感测线sl1轴对称分布；第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8相对于第二感测线sl2轴对称分布。

在本公开的实施例提供的显示面板10中，对于每一个子像素单元组，采用这种相对于感测线(第一感测线sl1或第二感测线sl2)的轴对称分布设计，在版图设计中可以优化版图结构，从而减少短路风险，进而提高良率。

如图1所示，本公开的一些实施例提供的显示面板10还可以进一步包括多条电源电压线vl，例如，该多条电源电压线vl沿第二方向d2延伸设置。需要说明的是，图1仅示意性地示出了显示面板10中的两行八列子像素单元，以及仅示意性地示出了一条电源电压线vl，本公开的实施例对显示面板10包括的电源电压线vl的数量不作限定。

例如，位于同一个子像素单元组中的第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3、第四子像素单元pu4、第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8和同一条电源电压线vl连接以接收第一电源电压(例如电源电压vdd)。

例如，该第一电源电压为高电平电压，例如，该第一电源电压作用于像素驱动电路110，以产生驱动发光电路130发光的驱动电流。

例如，如图1所示，在每一个子像素单元组中，电源电压线vl位于第四子像素单元pu4以及第五子像素单元pu5之间。如图1所示，在同一个子像素单元组中，由于在第四子像素单元pu4和第五子像素单元pu5之间不需要设置数据线或者感测线，所以可以利用该部分区域设置电源电压线vl。

例如，如图1所示，在每一个子像素单元组中，第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3、第四子像素单元pu4、第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8相对于电源电压线vl轴对称分布。

在本公开的实施例提供的显示面板10中，对于每一个子像素单元组，采用这种相对于电源电压线vl的轴对称分布设计，在版图设计中可以优化版图结构，从而减少短路风险，进而提高良率。

在本公开的一些实施例提供的显示面板10中，在第一方向d1上，至少相邻的两个子像素单元组连接到不同的电源电压线vl。

例如，如图9所示，本公开的实施例提供的显示面板10包括显示区域dr和围绕显示区域dr设置的周边区域pr。例如，在显示区域dr中设置有呈阵列排布的多个子像素单元，例如，上述图1-图3所示的实施例所示出的呈阵列排布的多个子像素单元。例如，可以将用于显示区域dr中的多个子像素单元的驱动电路(例如，栅极驱动电路和源极驱动电路)设置在周边区域pr中。例如，上述多条电源电压线vl从显示区域dr延伸至周边区域pr的一侧。

如图9所示，本公开的一些实施例提供的显示面板10还包括电源电压总线vbus，该电源电压总线vbus连接到电源管理电路以接收第一电源电压(例如电源电压vdd)。多条电源电压线vl分别和电源电压总线vbus连接。例如，可以将电源电压总线vbus设置在周边区域pr中。例如，可以使得电源电压总线vbus连接至源极驱动电路，从而使得源极驱动电路通过电源电压总线vbus将相等的第一电源电压分别提供至多条电源电压线vl。

例如，在一种显示面板中，可以采用一个网状电极提供第一电源电压，该显示面板中的的多个子像素单元都连接至该网状电极上以接收第一电源电压，将采用这种网状电极的结构称为mesh(网状)结构。当采用mesh结构的显示面板中的网状电极的任意一个位置发生不良(例如短路不良或断裂不良)，则会影响到该显示面板的所有子像素单元。

如上所述，相对于mesh(网状)结构，本公开的实施例提供的显示面板10中的电源电压线vl采用的是非mesh结构。即使当多条电源电压线vl中的某一条电源电压线vl发生不良时，它只会对与该电源电压线vl连接的子像素单元造成影响，而不会对于其它电源电压线vl连接的子像素单元造成影响，从而可以提高该显示面板10的冗余度和稳定性。

例如，在本公开的一些实施例提供的显示面板10中，多条电源电压线vl还被配置为在检测阶段被检测以确定多条电源电压线vl中的每一个是否发生不良。

例如，在该显示面板10出厂前，可以对该显示面板10进行检测以确定是否符合产品要求。例如，在检测阶段，可以通过分别检测多条电源电压线vl上的电压、电流等参数来确定是否发生不良。相对于采用mesh结构的显示面板，本公开的实施例提供的采用非mesh结构的显示面板10可以定位发生不良的电源电压线vl的位置，从而可以消除该不良。

如图2所示，在本公开的一些实施例提供的显示面板10中，像素驱动电路110包括数据写入电路111、驱动电路112以及电荷存储电路113。

驱动电路112和数据写入电路111、电荷存储电路113、发光电路130以及感测电路120连接，被配置为控制用于驱动发光电路130发光的驱动电流。例如，驱动电路112和电源电压线vl连接以接收第一电源电压。

数据写入电路111还和电荷存储电路113连接，被配置为接收扫描驱动信号，并且响应于扫描驱动信号将数据信号写入驱动电路112。例如，数据写入电路111和栅线gl连接以接收扫描驱动信号，以及和数据线(第一数据线dl1、第二数据线dl2、第三数据线dl3或第四数据线dl4)连接以接收数据信号。

感测电路120还和电荷存储电路113以及发光电路130连接，被配置为接收感测驱动信号，并且响应于感测驱动信号将参考电压信号写入驱动电路112或者从驱动电路112读出感测电压信号。例如，感测电路120和栅线gl连接以接收感测驱动信号，感测电路120还和感测线(第一感测线sl1或第二感测线sl2)连接以接收参考电压信号(第一参考电压信号或第二参考电压信号)或输出感测电压信号(第一感测电压信号或第二感测电压信号)。

电荷存储电路113还和发光电路130连接，被配置为存储写入的数据信号和参考电压信号。例如，发光电路130被配置为接收第二电源电压vss。

如图3所示，本公开的一些实施例提供的显示面板10还包括至少一条辅助阴极线avl。需要说明的是，图3仅示意性地示出了一条辅助阴极线avl，本公开的实施例不限于此。

例如，如图3所示，辅助阴极线avl沿第二方向d2延伸设置，在第二方向d2上，辅助阴极线avl位于两个相邻的子像素单元组之间。

利用辅助阴极线avl可以降低和该辅助阴极线avl连接的阴极上的电阻，从而可以改善或避免由于第二电源电压vss存在压降而造成的显示不均等不良问题。关于辅助阴极线avl将在下文中进行详细描述，这里不再赘述。

下面结合图4对图3中子像素单元中的各个电路的实现示例进行描述。下面以第n行第一列的子像素单元(第一子像素单元pu1)为例进行说明。

例如，如图4所示，数据写入电路111可以实现为第一晶体管t1。第一晶体管t1的栅极和栅线gl<2n-1>连接，第一晶体管t1的第一极和第一数据线dl1连接，第一晶体管t1的第二极和第一节点n1连接。

驱动电路112可以实现为第二晶体管t2。第二晶体管t2的栅极和第一节点n1连接，第二晶体管t2的第一极和电源电压线vl连接以接收第一电源电压，第二晶体管t2的第二极和第二节点n2连接。

电荷存储电路113可以实现为存储电容c，该存储电容c的第一极和第一节点n1连接，存储电容c的第二极和第二节点n2连接。

感测电路120可以实现为第三晶体管t3。第三晶体管t3的栅极和栅线gl<2n+1>连接，第三晶体管t3的第一极和第一感测线sl1连接，第三晶体管t3的第二极和第二节点n2连接。

发光电路130可以实现为可以实现为oled。该oled可以为各种类型，例如顶发射、底发射等，可以发红光、绿光、蓝光或白光等，本公开的实施例对此不作限制。该oled的第一极(例如阳极)和第二节点n2连接，oled的第二极(例如阴极)被配置为接收第二电源电压vss。

例如，在一些实施例中，oled的第二极被配置为接地，此时第二电源电压vss为0v。例如，电源电压线vl提供的第一电源电压为高电平电压(例如，5v、10v或其他合适的电压)，第二电源电压vss为低电平电压(例如，0v、-5v、-10v或其他合适的电压)。当第二晶体管t2导通(或部分导通)时，第一电源电压和第二电源电压vss可以看作一个电源，该电源用于产生驱动oled的驱动电流。

需要说明的是，关于图4中其它子像素单元中的各个电路的示例实现方式可以参考图4，这里不再赘述。

本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。此外，按照晶体管的特性区分可以将晶体管分为n型和p型晶体管。当晶体管为p型晶体管时，开启电压为低电平电压(例如，0v、-5v、-10v或其他合适的电压)，关闭电压为高电平电压(例如，5v、10v或其他合适的电压)；当晶体管为n型晶体管时，开启电压为高电平电压(例如，5v、10v或其他合适的电压)，关闭电压为低电平电压(例如，0v、-5v、-10v或其他合适的电压)。

下面结合图5所示的信号时序图对图4中所示的显示面板10的工作原理进行描述。需要说明的是，在下面的描述中以图4中的晶体管为n型晶体管为例进行说明。

在第一时段p1，栅线gl<2n-1>提供的栅极扫描信号为高电平，第n行中的第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8分别写入相应的数据信号。

同时，在第一时段p1中，由于栅线gl<2n+1>提供的栅极扫描信号也为高电平，所以第n+1行中的第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的第一晶体管t1也会被导通，但此时段相当于对第n+1行中的第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8进行预充电，不会影响显示效果。

同时，在第一时段p1中，由于栅线gl<2n+1>提供的栅极扫描信号也为高电平，所以第n行中的第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的第三晶体管t3也会被导通，从而使得感测线(第一感测线sl1或第二感测线sl2)提供的参考电压信号可以通过导通的第三晶体管t3被提供至第二节点n2，即存储电容c的第二极，从而使得存储电容c的一极保持为固定电平不变，从而更有利于数据信号的写入。

在第二时段p2，栅线gl<2n+1>提供的栅极扫描信号为高电平，第n+1行中的第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8分别写入相应的数据信号。

同时，在第二时段p2中，由于栅线gl<2n+3>提供的栅极扫描信号也为高电平，所以第n+1行中的第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的第三晶体管t3也会被导通，从而使得感测线(第一感测线sl1或第二感测线sl2)提供的参考电压信号可以通过导通的第三晶体管t3被提供至第二节点n2，即存储电容c的第二极，从而使得存储电容c的一极保持为固定电平不变，从而更有利于数据信号的写入。

然后，顺序扫描直到显示面板10的最后一行(即第n行)完成数据信号的写入，然后进入第三时段p3。

在第三时段p3，栅线gl<2n>提供的栅极扫描信号为高电平，第n行中的第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7分别写入相应的数据信号。

同时，在第三时段p3中，由于栅线gl<2n+2>提供的栅极扫描信号也为高电平，所以第n+1行中的第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的第一晶体管t1也会被导通，但此时段相当于对第n+1行中的第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7进行预充电，不会影响显示效果。

同时，在第三时段p3中，由于栅线gl<2n+2>提供的栅极扫描信号也为高电平，所以第n行中的第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的第三晶体管t3也会被导通，从而使得感测线(第一感测线sl1或第二感测线sl2)提供的参考电压信号可以通过导通的第三晶体管t3被提供至第二节点n2，即存储电容c的第二极，从而使得存储电容c的一极保持为固定电平不变，从而更有利于数据信号的写入。

在第四时段p4，栅线gl<2n+2>提供的栅极扫描信号为高电平，第n+1行中的第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7分别写入相应的数据信号。

同时，在第四时段p4中，由于栅线gl<2n+4>提供的栅极扫描信号也为高电平，所以第n+1行中的第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的第三晶体管t3也会被导通，从而使得感测线(第一感测线sl1或第二感测线sl2)提供的参考电压信号可以通过导通的第三晶体管t3被提供至第二节点n2，即存储电容c的第二极，从而使得存储电容c的一极保持为固定电平不变，从而更有利于数据信号的写入。

然后，顺序扫描直到显示面板10的最后一行(即第n行)完成数据信号的写入，从而完成整个显示面板10的扫描驱动。

由于每一个子像素单元组中的第一子像素单元pu1和第二子像素单元pu2共用同一条第一数据线dl1，每一个子像素单元组中的第三子像素单元pu3和第四子像素单元pu4共用同一条第二数据线dl2，每一个子像素单元组中的第五子像素单元pu5和第六子像素单元pu6共用同一条第三数据线dl3，每一个子像素单元组中的第七子像素单元pu7和第八子像素单元pu8共用同一条第四数据线dl4。

所以，每一个子像素单元组中的第一子像素单元pu1和第二子像素单元pu2要分别在不同的时段被写入相应的数据信号，每一个子像素单元组中的第三子像素单元pu3和第四子像素单元pu4要分别在不同的时段被写入相应的数据信号，每一个子像素单元组中的第五子像素单元pu5和第六子像素单元pu6要分别在不同的时段被写入相应的数据信号，每一个子像素单元组中的第七子像素单元pu7和第八子像素单元pu8要分别在不同的时段被写入相应的数据信号。由上述可知，本公开的实施例提供的显示面板10配合相应的时序可以进行正常的扫描驱动。

本公开的至少一实施例提供的显示面板10在不增加栅线的基础上，通过共用数据线可以减少需要设置的数据线的数量，从而可以减少数据线所占用的区域面积，从而使得显示面板10中可以在更大的区域设置子像素单元，从而可以提高该显示面板10的分辨率，有利于实现高ppi(pixelsperinch，每英寸的像素数目)和窄边框。另一方面，由于需要设置的数据线的数量减少，从而可以减少源极驱动电路一侧的电路板的引脚个数，从而可以提高该显示面板10的加工良率，以及降低该显示面板10的生产成本。

例如，在一些实施例提供的显示面板10中，在每个子像素单元组中，第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3、第四子像素单元pu4、第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8发出的光包括红光、绿光和蓝光。例如，将可以发出红光的子像素单元表示为r，将可以发出绿光的子像素单元表示为g，将可以发出蓝光的子像素单元表示为b。例如，在同一行子像素单元中，沿着第一方向d1，子像素单元的排列方式可以为rgbrgbrg-brgbrgbr-gbrgbrgb，每八个子像素单元为一个子像素单元组，在这种情形下，每二十四个子像素单元为一个循环。需要说明的是，本公开的实施例包括但不限于这种子像素单元的排列方式。

例如，在一些实施例提供的显示面板10中，在每个子像素单元组中，第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3、第四子像素单元pu4、第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8发出的光还可以包括白光，将可以发出白光的子像素单元表示为w。例如，在同一行子像素单元中，沿着第一方向d1，各个子像素单元的排列方式可以为rgbwrgbw。需要说明的是，本公开的实施例包括但不限于这种子像素单元的排列方式。

下面结合图6介绍本公开的至少一实施例提供的显示面板10的阵列基板的版图设计。

图6示出了显示面板10中的两行八列子像素单元，即两个子像素单元组。如图6所示，栅线gl<2n>、gl<2n+1>、gl<2n+2>、gl<2n+3>沿第一方向d1延伸设置。第一数据线dl1、第二数据线dl2、第三数据线dl3、第四数据线dl4、第一感测线sl1、第二感测线sl2、电源电压线vl以及辅助阴极线avl沿第二方向d2延伸设置。

如图6所示，第一数据线dl1设置在第一子像素单元pu1和第二子像素单元pu2之间，例如，第一数据线dl1分别和第一子像素单元pu1中的第一晶体管t1的第一极以及第二子像素单元pu2中的第一晶体管t1的第一极连接。第二数据线dl2设置在第三子像素单元pu3和第四子像素单元pu4之间。例如，第二数据线dl2分别和第三子像素单元pu3中的第一晶体管t1的第一极以及第四子像素单元pu4中的第一晶体管t1的第一极连接。第三数据线dl3设置在第五子像素单元pu5和第六子像素单元pu6之间，例如，第三数据线dl3分别和第五子像素单元pu5中的第一晶体管t1的第一极以及第六子像素单元pu6中的第一晶体管t1的第一极连接。第四数据线dl4设置在第七子像素单元pu7和第八子像素单元pu8之间。例如，第四数据线dl4分别和第七子像素单元pu7中的第一晶体管t1的第一极以及第八子像素单元pu8中的第一晶体管t1的第一极连接。

如图6所示，在每一个子像素单元组中，第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3以及第四子像素单元pu4相对于第一感测线sl1轴对称分布。例如，第一子像素单元pu1和第二子像素单元pu2分布在第一感测线sl1的左侧，第三子像素单元pu3和第四子像素单元pu4分布在第一感测线sl2的右侧。例如，第一感测线sl1分别和第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3以及第四子像素单元pu4中的第三晶体管t3的第一极连接。

在每一个子像素单元组中，第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8相对于第二感测线sl2轴对称分布。例如，第五子像素单元pu5和第六子像素单元pu6分布在第二感测线sl2的左侧，第七子像素单元pu7和第八子像素单元pu8分布在第二感测线sl2的右侧。例如，第二感测线sl2分别和第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8中的第三晶体管t3的第一极连接。

如图6所示，在每一个子像素单元组中，电源电压线vl设置在第四子像素单元pu4和第五子像素单元pu5之间。例如，该电源电压线vl和第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3、第四子像素单元pu4、第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8中的第二晶体管t2的第一极连接以提供第一电源电压。

如图6所示，在每一个子像素单元组中，第一子像素单元pu1、第二子像素单元pu2、第三子像素单元pu3、第四子像素单元pu4、第五子像素单元pu5、第六子像素单元pu6、第七子像素单元pu7以及第八子像素单元pu8相对于电源电压线vl轴对称分布。

在本公开的实施例提供的显示面板10中，对于每一个子像素单元组，采用这种轴对称分布设计，在版图设计中可以优化版图结构，从而减少短路风险，进而提高良率。

本公开的实施例提供的显示面板10中的电源电压线vl采用的是非mesh结构。即使当多条电源电压线vl中的某一条电源电压线vl发生不良时，它只会对与该电源电压线vl连接的子像素单元造成影响，而不会对于其它电源电压线vl连接的子像素单元造成影响，从而可以提高该显示面板10的冗余度和稳定性。

另外，相对于采用mesh结构的显示面板，本公开的实施例提供的采用非mesh结构的显示面板10还可以定位发生不良的电源电压线vl的位置，从而可以消除该不良。

如图6所示，在第n行子像素单元和第n+1子像素单元之间设置有两条栅线分别为gl<2n+1>、gl<2n+2>。

例如，如图6所示，第n行子像素单元组中的每一个第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的第三晶体管t3的栅极均和第2n+1栅线gl<2n+1>连接以接收栅极扫描信号并作为感测驱动信号。例如，该感测驱动信号可以控制第三晶体管t3导通或截止。

第n行子像素单元组中的每一个第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的第三晶体管t3的栅极均和第2n+2栅线gl<2n+2>连接以接收栅极扫描信号并作为感测驱动信号。

第n+1行子像素单元组中的每一个第一子像素单元pu1、第四子像素单元pu4、第五子像素单元pu5以及第八子像素单元pu8中的第一晶体管t1的栅极均和第2n+1条栅线gl<2n+1>连接以接收栅极扫描信号并作为扫描驱动信号。

第n+1行子像素单元组中的每一个第二子像素单元pu2、第三子像素单元pu3、第六子像素单元pu6以及第七子像素单元pu7中的第一晶体管t1的栅极均和第2n+2条栅线gl<2n+2>连接以接收栅极扫描信号并作为扫描驱动信号。

如图6所示，对于每一行子像素单元组，每一个子像素单元组对应设置一条辅助阴极线avl。

例如，图7为沿图6中a-a'线的截面图。本公开的一些实施例提供的显示面板10还包括阵列基板401以及设置在阵列基板401上的金属线406。辅助阴极线avl和金属线406电连接。

例如，如图7所示，显示面板10还包括设置在金属线406上的绝缘层402、平坦层403、辅助阳极404以及像素定义层405，辅助阳极404通过贯穿绝缘层402以及平坦层403的第一过孔和金属线406接触，辅助阴极线avl通过贯穿像素定义层405的第二过孔和辅助阳极404接触。

需要说明的是，图7所示的辅助阳极404为孤岛型电极，它和子像素单元中用于发光的阳极是不同的结构。例如，辅助阳极404和用于发光的阳极位于显示面板10的同一层(即阳极层)。辅助阳极404作为过渡结构将辅助阴极线avl和金属线406电连接。

例如，金属线406可以为设置在阵列基板401上的源漏极线或栅线。由于金属线406通常采用金属制作，例如金属铜、铜合金等，所以金属线406的电阻较小。

在本公开的一些实施例提供的显示面板10中，通过将辅助阴极线avl和电阻较小的金属线406电连接，从而可以降低和该辅助阴极线avl连接的阴极上的电阻，从而可以改善或避免由于第二电源电压vss存在压降而造成的显示不均等不良问题。

例如，本公开的一些实施例提供的显示面板10可以采用顶发射结构。例如，显示面板10还包括设置在阵列基板上的像素界定层，像素界定层在每个子像素单元中具有开孔，且多个子像素单元的多个开孔的形状和大小均相同。

图8中用粗线条圆角矩形示出了每个子像素单元的开孔600。例如，多个子像素单元的多个开孔600的形状和大小均相同。本公开的实施例提供的显示面板10采用这种多个开孔600相同的设计，可以提高制作该显示面板10时的打印效率，另外还可以提高该显示面板10的开口率，例如，该显示面板10的开口率可以达到40％～50％，例如为46％。

本公开的至少一实施例还提供一种显示装置1，如图10所示，该显示装置1包括本公开的实施例提供的任一显示面板10，本实施例中的显示装置可以为：显示器、oled面板、oled电视、电子纸、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开的实施例提供的显示装置1的技术效果，可以参考上述实施例中关于显示面板10的相应描述，这里不再赘述。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。