高温半导体势垒区的制作方法
相关申请的交叉引用
本申请基于35u.s.c.§119(e)要求于2018年2月15日提交的第62/630,937号美国临时申请的优先权，其全部内容通过引用并入本文。
本发明涉及在半导体层与下方基板之间具有高温势垒区的半导体器件，其中，高温势垒区使v族元素从半导体层到下方基板的扩散最小化。包含高温势垒区的含稀氮化物的多结光伏电池表现出高效率。
背景技术：
在iv族基板上沉积外延层以提供iii-v光电器件(诸如多结光电池和发光二极管(led))是已知的。这种器件的电学和光学性质正被广泛研究，并且这些性质与基板-外延层界面的性质之间的相关性正受到极大关注。关注基板-外延层界面的原因是，这些器件的性能部分地由该界面的质量所决定。
当诸如gaas的iii-v族材料以外延的方式沉积在诸如锗的iv族基板上时，iii族和v族层的合适原子层序列的形成不容易建立。iv族位点(锗原子)可以键合到iii族或v族原子。实际上，iv族基板的一些区域将与iii族原子键合，且其它基板区域将与v族原子键合。这些不同生长区域之间的边界区域导致对器件的性能产生不利影响的结构缺陷(诸如反相域)。
为了减少一些这种结构缺陷，iv族基板通常是具有从0°至15°范围内的截断角的斜切基板。这些斜切基板提供了台阶和台阶边缘，在台阶和台阶边缘，原子可以与不同的配置键合，因而在生长过程中提供更大的量级。
在诸如例如具有外延地沉积在iv族基板上的iii-v族合金的光伏电池的器件中，可以期望通过将例如v族类扩散到iv族基板中来在iv族基板中创建器件的一部分。例如，对于光伏电池，如果v族元素扩散到p型锗基板中，则形成n型发射极区域以产生n-p结。该n-p结是光敏的，并且可以是单结的一部分或多结太阳能电池结的一个结。然而，当在典型工艺温度(600℃至700℃)下在有源锗结上沉积iii-v族化合物时，iii-v族化合物的v族元素倾向于在几乎没有控制的情况下扩散到锗结中，从而难以形成可预测的n-p结。
用v族元素进行附加掺杂将干扰电场引入到锗结的发射极-基极界面处的内建电场。由结结构中的光伏效应产生的少数载流子受到该附加电场的影响。跨结基极层的意外掺杂分布的存在可以阻止少数载流子向结的前方的移动，导致复合速度低和少数载流子收集不良。
在涉及具有预先存在的n-p结的锗基板的情况下(如可以是在锗、sige和sic电子线路上的iii-v族光电子的异质集成的情况)，iii-v族覆盖层的沉积可以改变预先存在的n-p结的掺杂分布，导致n-p结以及作为整体的器件的次优性能。掺杂水平是结内扩散与掺杂剂损失之间竞争的结果。因此，界面的电学特征可能不易控制。在这种情况下，即使并非不可能，也可能难以在锗中实现并维持期望的掺杂分布以在基板界面处维持n-p结期望的电学特征。在光伏电池的情况下，这种电学特征包括开路电压(voc)。此外，iv族原子将从基板扩散到相邻的iii-v族层中。因此，当iv族原子的过度扩散未被抑制(例如，使用合适的势垒材料和/或处理条件)时，在iii-v族层界面的初始0.5微米至1微米内的覆盖材料可能会变成被iv族元素高度掺杂。在中等浓度下，诸如硅和锗的iv族原子通常是iii-v族半导体材料中的n型掺杂剂。然而，由于它们的两性性质，当以高于2×1018cm-3的浓度掺入时，这些原子会引起很大程度的补偿(n型和p型杂质的组合掺入)，这可导致主半导体层的电学和光学性质的严重劣化。
在现有技术(图1a至图1c)中，具有有源锗基板的半导体依赖于成核覆盖层作为v族掺杂剂的源，其扩散到下方的p型块锗中以形成n-p锗结。v族掺杂剂包括氮、磷、砷、锑和铋。在一些示例中，来自ingap或inp成核覆盖层的磷原子用于有意地对锗基板的n型上部区域的掺杂分布进行成形。通常地，gaas缓冲层沉积在成核层上方。界限清楚的掺杂剂分布对于锗结以最佳效率发挥作用至关重要。显然，需要用于成核层的外延生长的极端条件(例如，温度、沉积速率和v族过压)以获得具有合适形态和低缺陷密度的器件。在这些条件下，掺杂剂(例如，来自gaas缓冲层的砷和来自ingap/inp的磷)的意外扩散是不可避免且难以控制的。这导致为获得最佳的结性能而设计和制订特定掺杂剂扩散分布的复杂性。在一些示例中，在锗的n型上部区域中，磷原子的浓度高于砷原子，而对于其他情况则相反。通常，在锗的n型上部区域中存在砷和磷的策划的两种v族掺杂剂扩散分布。
已经尝试通过将二元化合物成核层夹在p型锗基板与缓冲层之间来控制锗n-p结的电学特征(图1c)。假定，v族掺杂剂扩散与成核层的厚度成反比。具有合适厚度的成核层用于调节从alingap、ingap或alinp缓冲层到锗中的磷扩散。现有技术中公开的条件与稀氮化物体系的热处理要求不相容。具体地，降低多结光伏电池的性能，诸如voc、填充因子、jsc和效率，同时成核层厚度增加。
稀氮化物是一类具有小部分(例如，小于百分之5个原子)氮的iii-v族合金材料(具有周期表中iii族的一种或多种元素以及周期表中v族的一种或多种元素的合金)。稀氮化物是令人感兴趣的，因为它们可以与不同基板晶格匹配，包括gaas基板和锗基板。尽管可以使用iii-v族多结光伏电池的变质结构，但是由于带隙可调性和晶格常数匹配，优选晶格匹配的稀氮化物结构，使得稀氮化物理想地集成到多结光伏电池中，显著提高了效率。已经证明稀氮化物性能的可靠性，并且稀氮化物在制造中只需要较少的半导体材料。稀氮化物光伏电池的高效率使得它们对于地面聚光光伏系统和设计用于太空运行的光伏系统具有吸引力。重要的是，热处理是制造稀氮化物光伏电池的必要且独有的步骤，而常规半导体则不需要。需要热负载来改善稀氮化物材料内的结构缺陷。遗憾的是，有益于改善稀氮化物材料质量的热处理还会对异质外延堆叠内的其它半导体层产生负面影响，诸如锗底部结的性能。
现有技术中的成核层未选择或未设计成能承受在高性能稀氮化物器件的生长和制造中常规使用的热处理。一般来说，用于稀氮化物的热处理涉及在5秒至5小时的持续时间(诸如5秒至3小时)将稀氮化物暴露于从600℃至900℃范围内的温度下。在一些情况下，对温度和时间没有限制。在一些情况下，在稀氮化物材料的生长期间施加温度。表1通过沉积方法和热退火条件总结了典型热处理参数。
表1热处理方法、温度和时间
1分子束外延(mbe)、金属有机化学气相沉积(mocvd)、快速热退火(rta)
在美国专利第6,380,601b1号和美国专利第7,339,109b2号中公开了现有技术的基于磷化物的成核层，但是它们不适用于基于稀氮化物的多结电池。garcia等人在“egradationofsubcellsandtunneljunctionsduringgrowthofgainp/ga(in)as/ganassb/ge4-junctionsolarcells”，progphotovoltresappl.2017；1-9中公开了当在包含稀氮化物层的器件中使用gainp成核层时，与形成整个器件的稀氮化物材料的生长和处理相关的后续热负载导致多结太阳能电池中的ge结性能的降低。在1太阳照射下，观察到短路电流密度jsc降低15％和开路电压voc降低50mv，这部分地归因于铟从gainp势垒层扩散到ge子单元中。
因此，需要能够承受高温处理(诸如用于稀氮化物外延处理中)的新的扩散控制层。能够承受这种处理的势垒区称为高温势垒区，因为它能够在高温处理和/或操作条件下维持功能，并产生所需的器件结果。期望的结果包括，由于在高温势垒区任一侧上的材料中合适的形态和界限清楚的掺杂剂扩散分布而具有可接受的(如果无改善)光学和电学界面性质的器件。
技术实现要素：
根据本发明，半导体结构包括：第一半导体层，其中，第一半导体层包括v族元素；高温势垒区，位于第一半导体层的下方，其中，高温势垒区包括一个或多个势垒层，其中，势垒层中的至少一个包括无铟势垒层或含铝势垒层；以及第二半导体层，位于高温势垒区的下方。
根据本发明，半导体器件包括根据本发明的半导体结构。
根据本发明，多结光电池包括根据本发明的半导体结构。
根据本发明，光伏模块包括根据本发明的多结光伏电池。
根据本发明，电力系统包括根据本发明的光伏模块。
根据本发明，制造半导体结构的方法包括：提供第一半导体层；在第一半导体层上沉积高温势垒区，其中，高温势垒区包括一个或多个势垒层，其中，势垒层中的至少一个包括无铟势垒层、含铝势垒层或其组合；以及在势垒区上沉积含v族层，以形成半导体结构。
根据本发明，制造半导体器件的方法包括：提供根据本发明的半导体结构；以及在第二半导体层上沉积至少一个第三半导体层，以形成半导体器件。
根据本发明，多结光伏电池包括：n-p(sn,si)ge结，n-p(sn,si)ge结包括砷掺杂的n型区；覆盖n-p(sn,si)ge结的n型区的高温势垒区，其中，所述高温势垒区包括一个或多个势垒层，其中，势垒层中的至少一个包括无铟势垒层、含铝势垒层或其组合；覆盖高温势垒区的(in)gaas层；以及覆盖(in)gaas层的至少一个稀氮化物结。
根据本发明，光伏模块包括根据本发明的多结光伏电池。
根据本发明，电力系统包括根据本发明的光伏模块。
附图说明
所属领域的技术人员将理解，本文所描述的附图仅用于说明的目的。附图并非旨在限制本公开的范围。
图1a至图1c示出了现有技术的包括缓冲层、磷化物或成核层、n掺杂锗基板区和p掺杂锗基板区的半导体结构。
图2a示出了根据本发明的包括缓冲层、高温势垒区以及n掺杂锗基板或p掺杂锗基板的半导体结构的示例。
图2b示出了根据本发明的包括缓冲层、包括覆盖层和无铟势垒层的高温势垒区以及n掺杂锗基板区或p掺杂锗基板的半导体结构的示例。
图3至图6示出了根据本发明的用于制备半导体结构的工艺流程步骤的示例。
图7a至图7c分别示出了用于3j(3结)、4j(4结)和5j(5结)多结光伏电池的结组成的示例。
图8示出了根据本发明的4j多结光伏电池的功能层结构的示例。
图9a示出了可以存在于包括alingap/(al，in)gaas/gainnassb/ge的4j多结光伏电池中的某些层的组成和相关功能的示例。
图9b示出了可存在于包括alingap/(al，in)gaas/gainnassb/ge的4j多结光伏电池中的某些层的组成和功能的示例。
图10示出了使用alp/inalp势垒区的晶片的表面扫描图像。
图11示出了具有使ingaas层与下方的锗结分离开的覆盖ingap势垒层或覆盖inalp势垒层的锗结在进行和不进行热处理的情况下的性质。
图12示出了具有不同厚度的将ingaas层与下方的锗结分离开的inalp势垒层的锗结在进行和不进行热处理的情况下的性质。
图13示出了具有将ingaas层与下方的锗结分离开的alp/inalp势垒区的锗结在进行和不进行热处理的情况下的性质。
图14示出了作为具有和不具有高温势垒区以及在进行和不进行热处理的情况下的锗结的辐射波长的函数的效率。
图15示出了分别用ingap成核层或高温inalp势垒层制造的4j多结光伏电池的liv。
图16a示出了作为具有高温势垒区且在高温退火之后的4j多结光伏电池的每个结的辐射波长的函数的效率。
图16b示出了在高温退火之后具有ingap成核层或高温inalp势垒层的4j多结光伏电池的每个结的短路电流密度jsc。
图17a示出了根据本发明的势垒区的示例的电子显微照片。
图17b示出了根据本发明的势垒区的示例的电子显微照片。
图17c示出了根据本发明的势垒区的示例的电子显微照片。
具体实施方式
以下详细描述参照附图，这些附图通过说明的方式示出了可以实施本发明的具体细节和实施方式。这些实施方式被充分详细地描述以使本领域技术人员能够实施本发明。可以利用其它实施方式，并且可以在不脱离本发明的范围的情况下进行结构、逻辑和电气改变。本文所公开的各种实施方式不一定相互排斥，因为一些公开的实施方式可以与一个或多个公开的其它实施方式组合以形成新的实施方式。因此，以下详细描述不应以限制性的含义进行理解，并且本发明的实施方式的范围仅由所附权利要求以及这些权利要求被授权的等同的全部范围来限定。
如本文使用的术语“假象应变”是指由具有晶格参数差异的不同材料制成的层可生长在其它晶格匹配的或应变的层的顶部上而不产生错配错位。晶格参数可以例如相差高达+/-2％或高达+/-1％。晶格参数可以例如相差高达+/-0.5％或高达+/-0.2％。
本公开的器件和方法便于制造高质量的电子和光电器件，该电子和光电器件包括多结光电池、功率转换器和光电探测器，具有覆盖在iv族基板的高温势垒合金。本公开教导了具有iii族和/或v族元素的受控掺杂分布的器件到iv族基板中的制造以及高性能器件特征。由本公开提供的高温势垒区的使用减弱了原子从覆盖半导体层向iv族基板中的扩散，可使半导体器件更耐热处理且特别是更耐高温热处理。例如，高温势垒区的使用可以修改、减弱和/或最小化v族原子(诸如例如砷原子)或iii族原子(诸如例如铟原子)从覆盖半导体层向下方材料层(诸如有源锗结)的扩散，否则会改变有源锗结内期望的掺杂分布，从而降低有源锗结和整个器件的性能。本公开提供的高温势垒区的使用还可以减弱原子从iv族基板(诸如例如锗原子)向覆盖iii-v半导体层中的扩散。
本公开提供的高温势垒区可包括一个或多个势垒层。例如，高温势垒区可包括一个势垒层、两个势垒层、三个势垒层或多于三个势垒层。每个势垒层可以由不同的标称元素组成、不同的沉积参数或其组合来表征。势垒层可包括与另一势垒层相同的元素，但是具有不同的元素组成。势垒区的每个势垒层可以与下方层晶格匹配，诸如与下方锗层晶格匹配。例如，每个势垒层可以在例如x射线衍射峰分离的+/-1500弧秒内或+/-1000弧秒内与ge晶格匹配。势垒层的组成可以选择为匹配或紧密匹配下方层(诸如下方的锗层)的晶格常数。例如，势垒层的晶格常数可以在下方层的晶格常数的±0.6％内、±0.4％内或±0.2％内。
高温势垒区可包括无铟势垒层，该无铟势垒层包括alp、gap、algap、alpsb、gapsb或algapsb。无铟势垒层可包括例如小于5e18cm-3的铟或小于1e18cm-3的铟。
包括无铟势垒层的高温势垒区可包括覆盖势垒层，该覆盖势垒层包括例如inalp、ingap、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、gap、algap、alpsb、gapsb、algapsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。例如，覆盖无铟势垒层的势垒层可包括ingaalpsb，其中，ingaalpsb是ingaalp1-zxsbz，其中，例如0≤z≤0.38、0≤z≤0.30或0≤z≤0.20。
高温势垒区可包括含铝势垒层，包括例如inalp、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。例如，高温势垒区可包括inalpsb，其中inalpsb是inalp1-zsbz，例如0≤z≤0.34、0≤z≤0.30或0≤z≤0.20。
高温势垒区直接沉积在锗(iv族)基板上。因此，高温势垒区也可用作随后的半导体生长的成核层。成核层可用于使表面平坦化以用于随后的半导体生长，并且可用于最小化缺陷向覆盖半导体层的传播。
基板可以是锗基板，诸如(sn，si)ge基板，并且包括ge、snge、sige和snsige。可以使用晶格常数设计成近似匹配ge的晶格常数的其它基板，诸如缓冲硅基板。可以在硅上生长以允许锗生长的缓冲剂的示例包括sigesn和稀土氧化物(reo)。
半导体层可以与结构中的一个或多个其它半导体层晶格匹配。“晶格匹配”是指当材料以大于100nm的厚度存在时，相邻材料在它们完全弛豫状态下的面内晶格常数差异小于0.6％的半导体层。与光伏电池的另一结晶格匹配的光伏电池的结表示结中厚度大于100nm的所有材料层在它们完全弛豫状态下具有差异小于0.6％的面内晶格常数。例如，在包括背面场、基极、发射极和前面场的光伏结中，每个厚度大于100nm的层可以是晶格匹配的。在另一种意义上，晶格匹配基本上是指应变。因此，基层可具有0.1％至6％、0.1％至5％、0.1％至4％、0.1％至3％、0.1％至2％或0.1％至1％的应变；或者可具有小于6％、小于5％、小于4％、小于3％、小于2％或小于1％的应变。应变是指压缩应变和/或拉伸应变。
图2a示出了根据本发明的半导体结构200的示例的示意图。结构200包括：基板202、覆盖基板202的高温势垒区204以及覆盖高温势垒区的iii-v缓冲层206。为简单起见，每层被示为单层。然而，将理解的是，每层可包括具有不同组成、厚度和/或掺杂水平和/或掺杂分布的一个或多个层。
基板202可具有与ge的晶格常数匹配或几乎匹配的晶格常数。基板可以是ge。基板202可包括一个或多个层，例如具有覆盖sigesn缓冲层的si层，所述覆盖sigesn缓冲层设计成具有与ge的晶格常数匹配或几乎匹配的晶格常数。基板202可具有任何合适的厚度。基板202可具有p型掺杂区和n型掺杂区，其中n型掺杂区与高温势垒区相邻。如图3和图4中所描述的，可以在基板202的顶部形成n型区以形成n-p结。n-p结可用作有源锗结，包括p掺杂的下部区域和用诸如砷的掺杂剂n掺杂的上部/发射极区域。n-pge结可用作多结光伏器件的“底部单元”。基板可以是n型掺杂，或者可以是半绝缘的，诸如si基板。
参考图2a，高温势垒区204覆盖基板202。高温势垒区204可包括无铟势垒层。无铟势垒层可包括例如alp、gap、algap、alpsb、gapsb或algapsb。在无铟势垒层包含alp、gap或algap的情况下，无铟势垒层可具有例如小于约1.3nm或者小于或等于五个单分子层的厚度。例如，无铟势垒层可具有0.5nm至6nm、1nm至4nm或1nm至2nm的厚度。无铟势垒层可以不形成至少一个完整的单分子层，或者可具有由于不完全覆盖而变化的厚度。缓冲层206可填充在无铟势垒层的任何不完全覆盖范围中，并可产生用于进一步外延生长的平滑表面。在无铟势垒层包含alpsb、gapsb或algapsb的情况下，无铟势垒层可具有例如小于约200nm、小于100nm或小于50nm的厚度，诸如10nm至200nm、20nm至150nm或20nm至100nm的厚度。高温势垒区204可具有例如2nm到20nm或4nm到20nm的厚度。
高温势垒区204可包括含铝势垒层。含铝势垒层可包括inalp、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。高温势垒区204可具有小于约200nm的厚度，诸如小于100nm或小于50nm的厚度。高温势垒区204可具有2nm至20nm的厚度。高温势垒区204可具有4nm到10nm的厚度。
图2b示出了根据本发明的半导体结构200的示例的示意图。结构200包括：基板202、包括无铟势垒层204a和覆盖势垒层204b的高温势垒区204以及iii-v缓冲层206。为简单起见，每层被示为单层。然而，将理解的是，每层可包括具有不同组成、厚度和/或掺杂水平的一个或多个层。无铟势垒层可包括alp、gap或algap，并且可具有小于约1.3nm或者小于或等于五个单分子层的厚度。无铟势垒层204a可以形成至少一个完整的单层。无铟势垒层可以不形成至少一个完整的单层，或者可具有由于层的不完全覆盖而变化的厚度。覆盖势垒层204b和/或缓冲层206可填充任何不完全覆盖范围，并可产生用于进一步外延生长的平滑表面。高温势垒区204可具有例如从0.25nm至200nm的厚度，其中无铟势垒层204a可具有小于约1.3nm或者小于或等于五个单分子层的厚度，并且覆盖势垒层204b具有小于约200nm的厚度。覆盖势垒层204b形成2nm至20nm的厚度。覆盖势垒层204b可形成4nm到10nm的厚度。覆盖势垒层204b可以与基板202晶格匹配或相对于基板202假象应变。覆盖势垒层204b可包含在x射线衍射峰分离(在基板与上层之间)的+/-1500弧秒内与基板晶格匹配的组合物。覆盖势垒层204b可以是inalp。覆盖势垒层204b可以是ingap。覆盖势垒层204b可以是inxgayal1-y-zp1-zsbz层，其中0≤x≤1.0，且0≤z≤0.38或0<z≤0.38。覆盖势垒层204b可包括inalp、ingap、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、gap、algap、alpsb、gapsb、algapsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。
覆盖势垒层可以生长为具有平均组成的(块状)无序合金，或为数字合金超晶格，其中平均组成是通过具有不同组成的薄层获得的。如本领域技术人员所理解的，数字合金是具有使用两个或更多个不同半导体成分生长的平均组成的合金。数字合金的平均组成取决于用于形成数字合金的每个构成层类型的厚度和组成。数字合金层通常很薄，量级为10埃到100埃，使得产生的材料具有平均组成的性质，而非构成合金的单个层的性质。例如，inalp和ingap的交替层的数字合金产生ingaalp，以及inp和alp的交替层的数字合金产生inalp。覆盖势垒层的组成可以分级，具有不同组成的不同区域。例如，覆盖势垒层可包括inalp层和/或ingap层。覆盖势垒层可包括一个以上的inxgayal1-y-zp1-zsbz层(其中0≤x≤1.0，且0≤z≤0.38或0≤z≤0.38)，其中对于每单个层，x、y和z的值可以不同。
高温势垒区204可防止或减弱v族(例如，砷)或iii族(例如，铟)从覆盖半导体层(诸如(in)gaas缓冲层)向下方基板202中的扩散。关于多结光伏电池，高温势垒区204用于在锗的上部/发射极区域中维持预定的砷扩散分布，从而维持锗结(底部单元)的预期电学特征。高温势垒区204可用于多结光电池、诸如发光二极管(led)、光电探测器和激光的其它光电器件，且也可用于iii-v族材料与iv族基板集成的电子器件。高温势垒区可用于暴露于高温处理或高使用温度的半导体器件。高温是指可导致iii族或v族元素向下方层中扩散或iv族元素向覆盖层中扩散的连续或间歇温度。扩散速率取决于温度和时间。例如，在处理期间，半导体可暴露于600℃至900℃的温度5分钟至3小时。在操作中，高温半导体器件可暴露于150℃或更高的连续温度。
高温势垒区204也可用作用于下方基板202上的iii-v生长的成核层。
如图2b所示，缓冲层206覆盖了温势垒区204。缓冲层206可以是(in)gaas。缓冲层206可相对于基板202晶格匹配或假象应变。
图3至图6示出用于生长图2所示的半导体结构的工艺流程的示例，其中基板是ge。首先(图3)，在任何原子层沉积之前，提供并清洁p掺杂的锗基板(302)以去除原生氧化物。可在气体环境(例如ash3环境或ph3环境)中清洁基板。该步骤还允许v族原子扩散到锗的上部区域(图3)。当用包含砷或磷的v族元素掺杂锗上部区域时，形成发射极区，将锗基板(402)转变成具有p掺杂区402a和n掺杂区402b的有源n-p结(图4)。在基板清洁、外延生长和生长后退火处理期间，v族扩散的程度可受热暴露影响。在一些实施方式中，磷化物层或砷化物层可沉积在基板402的顶表面上，且沉积条件允许v族原子扩散到基板402中以形成n掺杂区。高温势垒区504可以外延生长在p掺杂锗结502上(图5)。高温势垒区504可包括无铟势垒层，该无铟势垒层包括alp、gap或algap层(层504a)，并且可具有等于或小于约1.3nm的厚度或小于或等于五个单分子层的厚度。高温势垒区504可包括可选的覆盖势垒层(504b)，覆盖势垒层可具有例如在0.5nm至200nm、2nm至150nm、5nm至100nm、5nm至50nm或10nm至40nm范围内的厚度。高温势垒层可包括不含铟的势垒层，该不含铟的势垒层包括alpsb、gapsb或algapsb，或者高温势垒层可包括含铝势垒层，含铝势垒层包括inalp、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。高温势垒区504可具有例如小于200nm、小于100nm、小于50nm、小于20nm、小于10nm或小于1nm的厚度。例如，高温势垒区504可以是从2nm到20nm的厚度、从2nm到10nm的厚度，或从2nm到5nm的厚度。例如，高温势垒区504可以是从4nm到10nm的厚度。
接下来，可以在高温势垒区604上外延生长缓冲层606(图6)，其覆盖包括p掺杂区602a和n掺杂区602b的锗基板602。缓冲层可包括(in)gaas。(in)gaas缓冲层可以是例如从100nm到900nm的厚度，从200nm到800nm的厚度，从300nm到700nm的厚度，或从400nm到600nm的厚度。
具有有源锗结的高温势垒区(图2)可以被结合到含稀氮化物的多结光伏电池中(例如参见图7a-7c)。图7a-7c分别示出了三结(3j)，四结(4j)和五结(5j)的多结太阳能电池的示例。
稀氮化物的示例包括gainnassb、gainnasbi、gainnassbbi、ganassb、ganasbi和ganassbbi。稀氮化物的晶格常数和带隙可以通过不同的iiia族和va族元素的相对分数来控制。此外，通过优化在特定晶格常数和带隙附接的组成，同时将总锑和/或铋含量限制为例如不超过v族晶格位点的20％，可以获得高质量的材料。锑和铋被认为是促进iii-asnv稀氮化物合金的平滑生长形态的表面活性剂。因此，通过调整稀氮化物材料的组成(即，元素和量)，可以获得宽范围的晶格常数和带隙。可以调整带隙和成分，使得由稀氮化物结产生的短路电流密度将与太阳能电池中每个其它结的短路电流密度相同或略大于太阳能电池中每个其它结的短路电流密度。
稀氮化物需要生长后热处理以改善材料质量。热处理增加了氮在材料中的溶解度，否则会形成团簇和结构缺陷。
高温势垒区可以位于下方的锗结和覆盖的稀氮化物结之间。
图8在功能上示出了四结(4j)多结太阳能电池的层。以ge为示例性基板，ge层可以形成具有p-n结的底部子单元。然后将高温势垒区沉积到基板上，接着沉积缓冲层。然后形成隧道结，接着形成稀氮化物子单元。在该示例中，在结构中包括两个另外的子单元，所有子单元通过隧道结联接，从而提供多个p-n结(子单元)的串联连接。
本领域技术人员可以理解，在光伏电池中可以结合或省略其它类型的层以产生功能器件，并且本文不必详细描述其它类型的层。例如，这些其它类型的层包括覆盖玻璃、抗反射涂层(arc)、接触层、前表面场(fsf)、隧道结、窗、发射器、后表面场(bsf)、成核层、缓冲层和基板或晶片叉子。在本文描述和示出的每个实施方式中，可以存在附加半导体层以产生光伏电池器件。具体地，帽或接触层、arc层和电接触(也称为金属格栅)可以形成在顶部子单元上方，并且缓冲层、基板或叉子以及底部接触件可以形成或存在于底部子单元下方。基板也可用作底部结，例如用于锗结中。如本领域技术人员已知的，也可以在没有一个或多个上面列出的层的情况下形成多结光伏电池。这些层中的每一个都需要仔细设计以确保多结光伏电池实现高性能。
图9a示出了具有高温势垒区的4j结构(例如，alingap/(al，in)gaas/gainnassb/ge)的示例，该高温势垒区包括具有可选的覆盖层的无铟势垒层，并且示出了可存在于多结光伏电池中的可能的附加半导体层。
图9b示出了具有包括inalpsb层的高温势垒区的4j结构(例如，alingap/(al，in)gaas/gainnassb/ge)的示例，并且示出了可能存在于多结光伏电池中的可能的附加半导体层。
高温势垒区不仅保护下方的iv族基板免受v族扩散，而且还可以提供具有良好表面形态的表面，这使得后续层的高质量生长以及不同组成的层之间的高质量界面成为可能。因此，高温势垒区也可用作成核层。
由于高温势垒区的砷扩散衰减与高质量器件性能相关。可以使用各种指标来表征光电器件的质量，例如包括eg/q-voc、在照射能量范围内的效率、开路电压voc和短路电流密度jsc。所属领域的技术人员可理解如何将针对具有特定稀释氮化物基极厚度的结所测量的voc和jsc推断到其它结厚度。jsc和voc分别是光伏电池的最大电流密度和电压。然而，在这两个操作点，来自光伏电池的功率为零。填充因子(ff)是结合jsc和voc确定来自光伏电池的最大功率的参数。ff被定义为由光伏电池产生的最大功率与voc和jsc的乘积的比。以图形方式，ff是光伏电池的"方形"的量度，并且也是将适合到iv(电流-电压)曲线内的最大矩形面积。
在结/子单元的效率上看似小的改进可使多结光伏电池的效率得到显著改进。同样，多结光伏电池的总效率的看似小的改进可使输出功率得到显著改进，减小光伏阵列的面积，并降低与安装、系统集成和部署相关的成本。
光伏电池效率是重要的，因为它直接影响光伏模块功率输出。例如，假设1m2的光伏板具有总的24％的转换效率，如果用于模块的多结光伏电池的效率在500suns下增加1％，例如从40％增加到41％，则模块输出功率将增加大约2.7kw。
通常，光伏电池占光伏功率模块的总成本的约20％。更高的光生伏打电池效率意味着更具成本效益的模块。这样，需要较少的光伏器件来产生相同量的输出功率，并且具有较少器件的较高输出功率使系统成本降低，例如用于安装机架、硬件、用于电连接的布线等的成本。此外，通过使用高效的光伏电池来产生相同的功率，需要更小的陆地面积、更少的支撑结构和更低的人工成本来安装。
光伏模块是航天器电力系统中的重要部件。较轻的重量和较小的光伏模块总是优选的，因为将卫星发射到轨道中的起重成本是非常昂贵的。光伏电池效率对于减小由于大的光伏阵列而引起的质量和燃料损失的空间功率应用是特别重要的。更高的比功率(由光伏阵列质量产生的瓦特数)可以用更有效的光伏电池来实现，因为对于相同的功率输出，光伏阵列的尺寸和重量将更小，其中，比功率决定了一个阵列将为给定的发射质量产生多少功率。
作为示例，与具有30％转化效率的标定光伏电池相比，多结光伏电池效率增加1.5％可使输出功率增加4.5％，并且多结光伏电池效率增加3.5％可使输出功率增加11.5％。对于具有60kw功率需求的卫星，使用更高效率的子电池可以使得光伏电池模块成本节约50万美元至150万美元，并且对于分别具有增加1.5％和3.5％的效率的多结光伏电池，光伏阵列表面积减小6.4m2到15.6m2。当考虑到与系统集成和发射相关的成本时，总成本的节省将会更大。
图2a和图2b中示意性示出的具有ingaas缓冲层和高温势垒区的半导体结构在ge基板上生长，并且针对高温势垒区提供平滑表面形态的能力以及在用于调节稀氮化物的热处理下维持结性能的能力对该高温势垒区进行评估。高温势垒区使用alp层作为无铟势垒层和inalp覆盖层形成。还使用inalp形成高温势垒区。alp层的厚度约为0.5nm或两个单分子层)，且inalp层的厚度在2nm和20nm之间。为了比较的目的，还生长了包含ingap层作为成核与势垒层的结构，其代替了厚度高达20nm的高温势垒区。
在所有情况下，ingaas层的厚度为200nm。器件根据图3至图6中概述的工艺步骤来形成，其中使用ash3形成扩散的ge结。
使用
表2alp/inalp缓冲区的
使用具有长通滤波器的abettechnologiessun2000太阳能模拟器单光源来测试ge电池，以模拟4j太阳能电池中顶部三个结的光吸收。使用参考样品校准太阳模拟器。使用基于nist校准可跟踪检测器和am0参考光谱的定制newport量子效率(qe)系统校准参考样品电流。
该结构包括具有高温势垒区和覆盖缓冲层的ge子单元。ge单元在有热处理和没有热处理的情况下进行测试，并且通过测量jsc(短路电流密度)、voc(开路电压)、填充因子和效率来评估性能。热退火条件适于热退火稀氮化物子单元以获得高性能。器件在600℃至900℃范围内的温度下受到热退火持续5秒至3小时。
图11示出了在热退火之前和之后ingaas/ingap/ge结构和ingaas/inalp/ge结构的ge结的性能。热退火条件适于热退火稀氮化物子单元以获得高性能。器件在600℃至900℃范围内的温度下受到热退火持续5秒至5小时。
结果表明，具有inalp层的高温势垒区在维持高效光伏电池的jsc、voc、填充因子方面是有效的。换言之，利用inalp势垒层，锗结的性质不会因热退火条件而降低。也就是说，势垒层配置为抵抗退火对器件性能的影响。所报告的值代表4英寸晶片中的2×2cm2器件的十二(12)个重复的计算中值。虽然热处理引起ingaas/ingap/ge结构的ge结的所有性能值降低，但是ingaas/inalp/ge结构的ge结的值在热处理之后被保持。因为ingaas/inalp/ge结构的有源锗结尽管进行了侵蚀性热处理仍具有设计目标的电学特征，所以可以表明inalp势垒层防止或最小化砷从ingaas缓冲层向锗结中的扩散。
假定较厚的高温势垒区更好地减弱砷从ingaas向锗的扩散，使得锗结对热负载较不敏感。然而，高温势垒区的过厚除了增加生产成本外还会导致残余应变，该残余应变可传播结构缺陷或增加最终器件结构中的雾度。
图12示出了具有两种不同inalp厚度：1×和1.14×的ingaas/inalp/ge结构的ge结的性能。在有热退火和没有热退火的情况下测量两个ge结的性能。使用较厚的高温势垒区，即1.14×inalp，锗结性能较好。两个厚度都在5nm至50nm的范围内。
图13示出了ingaas/inalp/alp/ge结在热退火之前和热退火之后的性能。对于具有alp/inalp势垒的结构，维持了性能参数jsc、voc、填充因子和效率，表明锗结的性质不会因热退火条件而劣化。相比之下，仅使用薄的相当厚度的inalp层的结构在热退火工艺期间遭受锗结参数的一些退化。因此，包含无铟势垒层(例如alp层)可减小形成高温势垒区所需的inalp的厚度。
图14示出了在从800nm(1.55ev)到1800nm(0.69ev)的照射能量范围内的ingaas/ingap/ge和ingaas/inalp/ge结构的锗结的效率。包含inalp高温势垒区的器件的波长相关的效率在热处理之后保持。在暴露于相同的热处理之后，具有ingap层的器件的波长相关的效率降低。
图15示出了图14的ingaas/ingap/ge和ingaas/inalp/alp/ge结在热退火之后的性能。
仅使用inalp势垒层，较厚的势垒层更益于减弱砷从ingaas想锗的扩散，使得锗结对热负载较不敏感。然而，高温势垒区的过厚除了增加生产成本外，还会导致残余应变，该残余应变可传播结构缺陷或增加最终器件结构中的雾度。
使用alp/inalp势垒，alp的包含提供了更好地减弱砷从ingaas向锗的扩散的高温势垒区，使得锗结对热负载不太敏感。在势垒中使用薄的alp层减小了覆盖inalp势垒层的厚度，并产生与更厚的inalp层相当的性能。因为有源ingaas/inalp/alp/ge锗结尽管进行了积极的热处理仍具有以设计为目标的电学特征，所以可以表明在势垒层中包含alp防止或最小化砷从(in)gaas缓冲层向锗结中的扩散。
图16a示出了作为具有高温势垒区且在高温退火之后的4j多结光伏电池的每个结的辐射波长的函数的效率。4j多结光伏电池具有图7b所示的在gainnassb结和有源ge结之间具有ingaas/inalp/alp结构的结构。
图16b示出了图16a的4j多结光伏电池的每个结的短路电流密度jsc。
高温势垒区中的强al-p键被认为阻止磷向n-p锗结中的扩散，并且铝被认为充当吸气剂以阻止砷扩散。
图17a示出了根据图2a所示的示例的由单个inalp高温势垒层组成的高温势垒区的透射电子显微镜(tem)图像。图17a示出ge基板1702、形成在基板1702上的具有界面1701的高温势垒区1704以及形成在高温势垒区1704上的具有界面1703的缓冲层1706。高温势垒区1704是inalp层，且缓冲层1706是ingaas。ge基板表现出一定的表面粗糙度。基板和高温势垒区之间的界面1701因此不是完美平滑的并且可以是波纹状的。然而，高温势垒区1704和缓冲层1706之间的界面更平滑，其中，高温势垒区有助于使外延表面平坦或变平，以便接下来的iii-v材料形成在其上。
图17b示出了根据图2b所示的示例的高温势垒层的透射电子显微镜(tem)图像。图17b示出ge基板1712、形成在基板1712上的具有界面1711的高温势垒区1714以及形成在高温势垒区1714上的具有界面1713的缓冲层1716。高温势垒区1714是无铟alp层，接着是inalp层，且缓冲层1716是ingaas。ge基板表现出一定的表面粗糙度。因此，基板和势垒层之间的界面1711不是完美平滑的，并且可以是波纹状的。界面处的较高亮度区域1718表示在那些区域处的较高铝含量。在该示例中，alp层不提供完全的层覆盖。表面粗糙度在任何ge基板中是典型的，并且alp可以填充粗糙表面处由区域1718指示的"凹槽"或"凹坑"，以提供用于随后的层形成的更平坦的表面。高温势垒区1714和缓冲层1716之间的界面1713更平滑，其中，高温势垒区有助于使外延表面平坦或变平，以便随后的iii-v材料形成在其上。
为了研究ge基板与高温势垒区之间的界面，进行了高角度环形暗场扫描透射电子显微镜(haadf-stem)成像。在这种技术中，环形暗场(adf)检测器以高角度接收非弹性散射的电子或热扩散散射(tds)。图17c示出了类似于图17b所示的两层壁垒的haadf-stem图像。图17c示出ge基板1722、形成在基板1722上的具有界面1721的高温势垒区1724以及形成在势垒区1724上的具有界面1723的缓冲层1726。高温势垒区1724由无铟alp层和inalp层组成；且覆盖缓冲层1726是ingaas。ge基板表现出一定的表面粗糙度，这导致波纹状的表面界面1721，表面界面1721具有在白色虚线内指示的约+/-0.5nm的粗糙度。对于该图像，界面处的较暗区域1728指示那些区域处的较高铝含量。显然，alp层填充在波纹状结构中，并且界面1721虽然不是完美平滑的，但在界面区域1721处具有比存在于势垒区域1724的覆盖inalp层中的al浓度更高的al浓度。alp高温势垒层可能不是完美平滑的，并且可能不提供对基板表面的完全覆盖。然而，如通过区域1728可见的，在双层高温势垒区内的界面1721处可将其识别为连续的层或可能不连续的区域。高温势垒区1724和缓冲层1726之间的界面1723更平滑，这表明高温势垒区1724有助于使外延表面平坦或变平，以便随后的iii-v材料形成在其上。
制造诸如由本公开提供的含稀氮化物多结太阳能电池的半导体器件的方法可包括：提供p型半导体；通过将p型半导体暴露于气相n型掺杂剂而在p型半导体中形成n型区域以形成n-p结；在n型区上方沉积高温势垒区；在高温势垒区上沉积含v族层；以及在600℃至900℃范围内的温度下将半导体器件热退火5秒至5小时的持续时间。在热退火步骤之后，半导体器件维持与热处理之前一样的性能属性。
可在第一材料沉积室中在基板上沉积多个层。所述多个层可包括蚀刻止挡层、释放层(即，设计成在应用特定的工艺顺序(例如化学蚀刻)时从基板释放半导体层的层)、诸如横向传导层的接触层、缓冲层或其它半导体层。在一个具体实施方式中，沉积的层的顺序是缓冲层，然后是释放层，然后是横向传导层或接触层。接下来，将基板转移到第二材料沉积室中，在第二材料沉积室中，在现有半导体层的顶部上沉积一个或多个结。接下来，可以将基板转移到第一材料沉积室或第三材料沉积室，用于沉积一个或多个结，接下来沉积一个或多个接触层。在结之间还形成隧道结。
基板和半导体层从一个材料沉积室到另一个材料沉积室的移动被定义为转移。例如，将基板放置在第一材料沉积室中，然后沉积缓冲层(多个缓冲层)和底部结(多个底部结)。然后，将基板和半导体层转移到第二材料沉积室中，在第二材料沉积室中沉积剩余的结。转移可以在真空中、在空气中的大气压下或其它气体环境中或在它们之间的任何环境中进行。该转移还可以在一个位置的可以或不可以以某种方式互连的材料沉积室之间进行，或者可涉及在不同位置之间传输基板和半导体层，这被称为传输。传输可以在基板和半导体层在真空下密封、被氮气或另一种气体包围或被空气包围的情况下进行。附加的半导体、绝缘层或其它层可以在转移或传输期间用作表面保护，并且在转移或传输之后在进一步沉积之前被去除。
可以在第一材料沉积室中沉积稀氮化物结，并且可以在第二材料沉积室中沉积(al、in)gap结和(al、in)gaas结，并且在结之间形成隧道结。转移可以发生在一个结的生长的中间，使得结具有在一个材料沉积室中沉积的一个或多个层和在第二材料沉积室中沉积的一个或多个层。
可以通过分子束外延(mbe)在一个材料沉积室中沉积稀氮化物结和隧道结的一些层或全部层，并且通过化学气相沉积(cvd)在另一材料沉积室中沉积光伏电池的剩余层。例如，将基板放置在第一材料沉积室中，并且在基板上生长可包括成核层、缓冲层、发射极层和窗层、接触层和隧道结的层，接下来生长一个或多个稀氮化物结。如果存在多于一个的稀氮化物结，则在相邻结之间生长隧道结。可以生长一个或多个隧道结层，然后将基板转移到第二材料沉积室中，在第二材料沉积室中通过化学气相沉积生长剩余的光伏电池层。在某些实施方式中，化学气相沉积系统是mocvd系统。在本发明的相关实施方式中，将基板放置在第一材料沉积室中，并且通过化学气相沉积在基板上生长可包括成核层、缓冲层、发射极层和窗口层、接触层和隧道结的层。接下来，在现有半导体层上生长两个或更多个顶部结，并且在结之间生长隧道结。接下来可以生长最顶部的稀释氮化物结的一部分，例如窗口层。接下来将基板转移到第二材料沉积室中，在第二材料沉积室中，可以沉积最顶部稀氮化物结的剩余半导体层，随后沉积多达三个另外的稀氮化物结，并且在它们之间具有隧道结。
在一些实施方式中，当沉积器件的任何层时，可以使用表面活性剂，例如sb或bi。表面活性剂的一小部分也可以结合在层内。
光伏电池可以在生长之后受到一个或多个热退火处理。例如，热退火处理包括施加400℃至1000℃的温度10微秒至10小时。热退火可以在包括空气、氮、砷、胂、磷、膦、氢、合成气体、氧、氦和前述材料的任何组合的气氛中进行。在某些实施方式中，可在制造另外的结之前对结和相关联的隧道结的堆叠进行退火。
尽管本公开的焦点是在含稀氮化物的多结光电池中使用包含alp或inalp的高温势垒区，但是高温势垒区可以包括无铟材料，例如包括gap、algap、alpsb和gapsb。高温势垒区可包括含铝势垒层，含铝势垒层例如包括inalp、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。
本公开提供的高温势垒区可以用于任何半导体器件中，以防止、最小化、控制或改变在暴露于高温期间诸如砷的v族元素向下方的半导体层中的扩散。高温暴露可以由半导体结构和/或半导体器件的处理引起。例如，高温暴露可由稀氮化物材料的高温退火引起，例如，在600℃至900℃范围内的温度下持续5秒至3小时的热退火。高温暴露可在使用期间发生在例如功率器件中或在空间系统中使用的半导体器件中。半导体器件可包括由本公开提供的一个或多个高温势垒区。
本公开提供的高温势垒区可以结合到半导体器件，例如功率转换器、晶体管、激光器、发光二极管、光电器件和诸如多结光伏电池的太阳能电池中。
可将半导体器件(例如结合高温势垒区的多结光伏电池)结合到模块或子组件中。模块或子组件可以结合到电子系统中。在光伏模块的情况下，电力系统可包括一个或多个光伏模块。
本发明的各个方面
方面1，半导体结构，包括：第一半导体层，其中，第一半导体层包括v族元素；位于第一半导体层下方的高温势垒区，其中，高温势垒区包括一个或多个势垒层，其中，势垒层中的至少一个包括无铟势垒层或含铝势垒层；以及第二半导体层，位于高温势垒区下方。
方面2，根据方面1所述的半导体结构，其中，v族元素包括砷。
方面3，根据方面1至2中任一方面所述的半导体结构，其中。第一半导体层包括(in)algaas。
方面4，根据方面1至2中任一方面所述的半导体结构，其中，第一半导体层包括(in)gaas。
方面5，根据方面1至4中任一方面所述的半导体结构，其中，高温势垒区包括一个势垒层。
方面6，根据方面1至4中任一方面所述的半导体结构，其中高温势垒区包括两个势垒层。
方面7，根据方面1至6中任一方面所述的半导体结构，其中，高温势垒区具有0.25nm至200nm的厚度。
方面8，根据方面1至7中任一方面所述的半导体结构，其中，所述一个或多个势垒层中的每一个独立地具有0.25nm至200nm的厚度。
方面9，根据方面1至8中任一方面所述的半导体结构，其中，高温势垒区包括无铟势垒层。
方面10，根据方面9的半导体结构，其中，无铟势垒层包括alp、gap、algap、alpsb、gapsb或algapsb。
方面11，根据方面10的半导体结构，还包括覆盖无铟势垒层的第二势垒层，其中，第二势垒层包括inalp、ingap、algap、alp、gap、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alpsb、gapsb、algapsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。
方面12，根据方面1至11中任一方面所述的半导体结构，其中，高温势垒区包括含铝势垒层。
方面13，根据方面12所述的半导体结构，其中，含铝势垒层包括inalp、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。
方面14，根据方面12所述的半导体结构，其中，含铝势垒层包含inalp。
方面15，根据方面1至14中任一方面所述的半导体结构，其中，高温势垒区包括含铝/磷的势垒层。
方面16，根据方面15所述的半导体结构，其中，含铝/磷的势垒层包括inalp、inalpsb、inalpbi、inalpsbbi、lingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi或alpsbbi。
方面17，根据方面15至16中任一方面所述的半导体结构，其中，高温势垒区包括：第一含铝/磷势垒层；以及覆盖第一含铝/磷势垒层的第二含铝/磷势垒层。
方面18，根据方面17的半导体结构，其中，第一含铝/磷势垒层和第二含铝/磷势垒层中的每个独立地包括inalp、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi或alpsbbi。
方面19，根据方面17的半导体结构，其中，第一含铝/磷势垒层包括alp；以及第二含铝/磷势垒层包括inalp。
方面20，根据方面1至19中任一方面所述的半导体结构，其中，第二半导体层包括(si、sn)ge。
方面21，根据方面1至19中任一方面所述的半导体结构，其中，第二半导体层包括ge。
方面22，根据方面1至21中任一方面所述的半导体结构，其中，第二半导体层包括n-p锗结。
方面23，根据方面22所述的半导体结构，其中，n-p锗结包括n型区，n型区包括覆盖p型区的n型掺杂剂；以及n型掺杂剂包括v族原子。
方面24，根据方面23所述的半导体结构，其中，n型掺杂剂基本上由砷组成。
方面25，根据方面1至24中任一方面所述的半导体结构，其中，第一半导体层包括(in)gaas；高温势垒区包括alp层和覆盖alp层的ingaalpsb层，其中，ingaalpsb层包括ingaalp1-zsbz，其中，0≤z≤0.38；以及第二半导体层包括n-p(si,sn)ge结。
方面26，根据方面1至24中任一方面所述的半导体结构，其中，第一半导体层包括(in)gaas；高温势垒区包括inalpsb层，其中，inalpsb层包括inalp1-zsbz，其中0≤z≤0.34；以及第二半导体层包括n-p(si、sn)ge结。
方面27，根据方面1至26中任一方面所述的半导体结构，其中，第一半导体层与第二半导体层晶格匹配。
方面28，根据方面1至27中任一方面所述的半导体结构，还包括覆盖第一半导体层的至少一个第三半导体层。
方面29，根据方面28所述的半导体结构，其中，至少一个第三半导体层包括稀氮化物。
方面30，根据方面29所述的半导体结构，其中，稀氮化物包括gainnassb、gainnasbi、gainnassbbi、ganassb、ganasbi或ganassbbi。
方面31，根据方面28所述的半导体结构，其中，至少一个第三半导体层包括至少一个稀氮化物结。
方面32，根据方面31所述的半导体结构，其中，至少一个稀氮化物结包括gainnassb、gainnasbi、gainnassbbi、ganassb、ganasbi或ganassbbi。
方面33，根据方面28到32中任一方面所述的半导体结构，其中，半导体层中的每个与其它半导体层中的每个晶格匹配。
方面34，半导体器件，包括方面1至33中任一方面所述的半导体结构。
方面35，多结光伏电池，包括方面1至33中任一方面所述的半导体结构。
方面36，光伏模块，包括方面35所述的多结光伏电池。
方面37，电力系统，包括方面36所述的光伏模块。
方面38，制造半导体结构的方法，包括：在第一半导体层上沉积高温势垒区以及在高温势垒区上沉积含v族层以形成半导体结构，其中，高温势垒区包括一个或多个势垒层，其中，势垒层中的至少一个包括无铟势垒层或含铝势垒层。
方面39，根据方面38所述的方法，其中，第一半导体层包括p型半导体；以及所述方法还包括沉积高温势垒区，通过将p型半导体暴露于气相n型掺杂剂来在p型半导体中形成n型区，从而形成n-p结，其中，沉积高温势垒区包括在n型区上沉积高温势垒区。
方面40，根据方面38至39中任一方面所述的方法，其中，n型掺杂剂包括砷。
方面41，根据方面38至40中任一方面所述的方法，其中，第一半导体层包括n-p结。
方面42，根据方面38至41中任一方面所述的方法，包括在沉积含v族层之后，在600℃至900℃范围内的温度下将半导体结构热退火5秒至8小时的持续时间。
方面43，根据方面38至42中任一方面所述的方法，其中，第一半导体层包括(si,sn)ge。
方面44，根据方面38至43中任一方面所述的方法，其中，无铟势垒层包括alp、gap、algap、alpsb、gapsb或algapsb。
方面45，根据方面38至44中任一方面所述的方法，其中，高温势垒区包括：无铟势垒层；以及覆盖无铟势垒层的第二势垒层，其中第二势垒层包括inalp、ingap、algap、alp、gap、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alpsb、gapsb、algapsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。
方面46，根据方面38至45中任一方面所述的方法，其中，含铝势垒层包括inalp、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi
方面47，根据方面38至46中任一方面所述的方法，其中，含v族层包括(in)gaas。
方面48，根据方面38至47中任一方面所述的方法，包括在沉积含v族层之后，在高温势垒区上沉积至少一个第二半导体层。
方面49，根据方面48所述的方法，还包括在沉积至少一个第二半导体层之后，在600℃到900℃范围内的温度下将半导体结构热退火5秒到8小时的持续时间。
方面50，根据方面48至49中任一方面所述的方法，其中，至少一个第二半导体层包括稀氮化物。
方面51，制造半导体器件的方法，包括：提供方面1至33中任一方面所述的半导体结构；以及在第二半导体层上沉积至少一个第三半导体层以形成半导体器件。
方面52，根据方面51所述的方法，其中，半导体器件包括多结太阳能电池。
方面53，根据方面51至52中任一方面所述的方法，其中，至少一个第三半导体层包括至少一个稀氮化物结。
方面54，根据方面51至53中任一方面所述的方法，其中，第一半导体层包括n-p(si、sn)ge结。
方面55，多结光伏电池，包括：n-p(si、sn)ge结，n-p(si、sn)ge结包括砷掺杂的n型区；覆盖n-p(si、sn)ge结的n型区的高温势垒区，其中，高温势垒区包括一个或多个势垒层，其中，势垒层中的至少一个包括无铟势垒层或含铝势垒层；覆盖高温势垒区的(in)gaas层；以及覆盖(in)gaas层的至少一个稀氮化物结。
方面56，根据方面55所述的多结光伏电池，其中，无铟势垒层包括alp、gap、algap、alpsb、gapsb或algapsb。
方面57，根据方面55至56中任一方面所述的多结光伏电池，其中，高温势垒区包括：无铟势垒层；以及覆盖无铟势垒层的第二势垒层，其中，第二势垒层包括inalp、ingap、algap、alp、gap、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alpsb、gapsb，algapsb、alpbi、alpsbbi、alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。
方面58，根据方面55至57中任一方面所述的多结光伏电池，其中，含铝势垒层包含inalp、inalpsb、inalpbi、inalpsbbi、alingap、alingapsb、alingapbi、alingapsbbi、alp、alpsb、alpbi、alpsbbi。alassb、alasbi、alassbbi、aln、alnsb、alnbi或alnsbbi。
方面59，根据方面55至58中任一方面所述的多结光伏电池，其中，高温势垒区包括alp层和覆盖alp层的ingaalpsb层，其中，ingaalpsb层包括ingaalp1-zsbz，其中0≤z≤0.38。
方面60，根据方面55至59中任一方面所述的多结光伏电池，其中，高温势垒区包括inalpsb层，其中，inalpsb层包括inalp1-zsbz，其中0≤z≤0.34。
方面61，根据方面55至60中任一方面所述的多结光伏电池，其中，至少一个稀氮化物结与n-p(sn,si)ge结晶格匹配。
方面62，根据方面55至61中任一方面所述的多结光伏电池，其中，至少一个稀氮化物结包括gainnassb、gainnasbi、gainnassbbi、ganassb、ganasbi或ganassbbi。
方面63，根据方面55至62中任一方面所述的多结光伏电池，其中，n-p(sn,ge)结、高温势垒区、(in)gaas层和至少一个稀氮化物结在600℃至900℃范围内的温度下暴露于热退火5秒至8小时的持续时间。
方面64，根据方面55至63中任一方面所述的多结光伏电池，其中，高温势垒区具有0.25nm至200nm的厚度。
方面65，根据方面55至64中任一方面所述的多结光伏电池，其中，一个或多个势垒层中的每一个独立地具有0.25nm至200nm的厚度。
方面66，光伏模块，包括方面55至65中任一方面所述的多结光伏电池。
方面67，电力系统，包括方面66所述的光伏模块。
应注意，存在实现本文所公开的实施方式的替代方式。因此，本实施方式被认为是说明性的而不是限制性的。此外，权利要求不限于本文给出的细节，并且享有其全部范围及其等同的权利。
- 还没有人留言评论。精彩留言会获得点赞！