磁性随机存储器架构的制作方法

文档序号:26937631发布日期:2021-10-12 12:29阅读:80来源:国知局
磁性随机存储器架构的制作方法

1.本发明涉及存储器技术领域,特别是关于磁性随机存储器架构。


背景技术:

2.磁性随机存储器(mram)作为一种非易失性存储器应用于电子设备的集成电路中,并提供数据存储功能,其中数据通过编程作为mram位单元的一部分的的磁性隧道结(magnetic tunnel junction;mtj)来存储。mram的优点在于,即使在断电状态下,mtj的位单元仍可以正常保持所存储的信息,这是因为数据作为磁性组件存储在mtj中。mtj是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的,下面的一层铁磁材料是具有固定磁化方向的参考层,上面的铁磁材料是可变磁化方向的记忆层,它的磁化方向可以和固定磁化层相平行或反平行。读取mram的过程就是对mtj的电阻进行测量。使用比较新的stt-mram技术,写mram也比较简单:使用比读更强的电流穿过mtj进行写操作。一个自下而上的电流把可变磁化层设置成与固定层平行的方向,自上而下的电路把它置成反平行的方向。最基本的mram存储单元,由一个mtj和一个mos管组成。mos管的gate连接到芯片的word line负责接通或切断这个单元,mtj和mos管串接在芯片的bit line上。读写操作在bit line上进行。
3.随着半导体工艺发展进入深纳米节点,存取晶体管在不断缩小尺寸的过程中,存取晶体管的导通电流也在随着减少,在对mtj进行写操作时,需要足够的写电流才能完成对mtj的磁场方向翻转。在不改变存取晶体管各极电压和mtj尺寸的情况下,增加存取晶体管尺寸大小是唯一可以改变写电流能力的。单纯的增大每个存取晶体管的尺寸,会导致整个存储阵列的面积同比增大。
4.美国专利u.s.pat.10121959b1揭露一种在在绝缘体上形成多个全耗尽硅自旋转移力矩磁阻随机存取存储器(stt-mram),且利用虚假字线区块以分隔stt-mram的技术。在有效字线区块两侧形成虚假字线区块,并通过横向分离方式布设位线,及通过横跨连接方式设置存储单元的共享源极。然而,一味的增加存取晶体管尺寸或是通过虚假字线作分隔,会造成每两个存取晶体管间留有空隙,导致存取晶体管的密度不高,mram阵列的面积较大。而且,存取晶体管上的mtj之间在x,y方向上的间距不一致,导致制造的mtj一致性降低。


技术实现要素:

5.为了解决上述技术问题,本技术的目的在于,提供一种磁性随机存储器架构,其每一存储单元的单个存取晶体管拆分为n个存取晶体管,并将其源极和漏极共享有源区,保证管子两端的均为源极连接,确保不同基本单元的存取晶体管可以共享源极连接,缩小了边缘线的范围,实现存储阵列的面积压缩。
6.本技术的目的及解决其技术问题是采用以下技术方案来实现的。
7.依据本技术提出的一种磁性随机存储器架构,包括具有多个存储单元的存储阵
列,在每一个存储单元的结构中,位线与字线是以互相垂直的方式排列的,每一存储单元具有多指结构的存取晶体管与磁性隧道结。其中,所述存取晶体管是由两根多晶硅栅或金属栅,源极有源区,漏极有源区,半导体衬底构成;所述漏极有源区,位于两根多晶硅栅或金属栅中间,并通过接触点,金属平台,过孔而连接到上层的磁性隧道结;所述源极有源区,位于两根多晶硅栅或金属栅的两侧,并与相邻的存储单元中存取晶体管的源极共享,并通过源极金属连线连接。
8.本技术解决其技术问题还可采用以下技术措施进一步实现。
9.在本技术的一实施例中,在每一列存储单元中,通过共享各存储单元中存取晶体管外侧的源极有源区及源极连接线,将所有的存储单元中存取晶体管的源极连接起来。
10.在本技术的一实施例中,所述两根多晶硅栅或金属栅、漏极有源区与源极有源区形成存取晶体管结构,所述源极有源区形成于所述存取晶体管的两侧。
11.在本技术的一实施例中,通过所述源极线连接同行存储单元的所述源极金属连接点,形成同行存储单元的共享源极连接结构。
12.在本技术的一实施例中,每个存储单元形成有n个存取晶体管结构,其中,n为偶数,n≥2。优选的,每个存储单元被选择性的形成有2、4、6或8个存取晶体管结构。
13.在本技术的一实施例中,在两相邻行的存储单元中,各所述金属平台的横向间隔与纵向间隔的距离为相等或相近。
14.本技术通过将单个存取晶体管拆分为n个存取晶体管、及共享有源区与源极设计,在存取晶体管尺寸不变的情况下,可以减少超过四分之一的存储阵列面积;其次,在存取晶体管尺寸增加一倍的时候,存储阵列的面积仅增加原来的三分之一;再者,在保证面积不变的情况下,本发明相对于传统布局结构,写电流增加的近30%以上;以及,在mtj的分布方面,可以使mtj间距在x,y两个方向保持更高的一致性;此外,本技术利用多指存取晶体管,调整晶体管栅极和漏极的连接关系,从而提高了mram的阵列密度,减少了mram阵列的面积,能较为有效的降低芯片成本并且提高mtj一致性。
附图说明
15.图1为范例性的磁随机存储器存储单元结构的概要示意图;
16.图2为范例性的磁随机存储器存储单元中磁性隧道结结构的概要示意图;
17.图3为范例性的3个磁随机存储器存储单元结构的概要示意图;
18.图4为范例性的磁随机存储器芯片架构图;
19.图5a与图5b为本技术实施例的磁性随机存储器架构的存储单元示意图;
20.图6a与图6b为本技术实施例的存储阵列比对示意图;
21.图7为本技术实施例的存储阵列的存储单元行间距比对示意图。
具体实施方式
22.以下各实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
23.附图和说明被认为在本质上是示出性的,而不是限制性的。在图中,结构相似的单元是以相同标号表示。另外,为了理解和便于描述,附图中示出的每个组件的尺寸和厚度是任意示出的,但是本发明不限于此。
24.在附图中,为了清晰、理解和便于描述,夸大设备、系统、组件、电路的配置范围。将理解的是,当组件被称作“在”另一组件“上”时,所述组件可以直接在所述另一组件上,或者也可以存在中间组件。
25.另外,在说明书中,除非明确地描述为相反的,否则词语“包括”将被理解为意指包括所述组件,但是不排除任何其它组件。此外,在说明书中,“在......上”意指位于目标组件上方或者下方,而不意指必须位于基于重力方向的顶部上。
26.为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体实施例,对依据本发明提出的一种磁性随机存储器架构,其具体实施方式、结构、特征及其功效,详细说明如后。
27.图1为范例性的磁随机存储器存储单元结构的概要示意图。如图1所示,磁性隧道结于低电阻态01与高电阻态02的概要示意图。其中,磁随机存储器(mram)包括记忆层03,隧道势垒层04与参考层05,读取磁随机存储器(mram)的过程就是对磁性隧道结07(mtj)的电阻进行测量。使用比较新的stt-mram技术,写磁性隧道结07也比较简单:使用比读更强的电流穿过磁性隧道结07进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向,自上而下的电路把它置成反平行的方向。
28.图2为范例性的磁随机存储器存储单元中磁性隧道结结构的概要示意图。如图2所示,最基本的磁随机存储器(mram)存储单元,由一个磁性隧道结07和一个mos管组成。mos管的栅极连接到芯片的字线08负责接通或切断这个单元,磁性隧道结07和mos管串接在芯片的位线06上。读写操作在位线06上进行。
29.图3a与图3b为范例性的磁随机存储器存储单元结构的概要示意图。如图3a与图3b所示,金属氧化物半导体管一般是nmos管通过标准蚀刻工艺制成,以p型半导体衬底(p-sub)为基底,磁性隧道结(mtj)借由底部接触点(bec:bottom electron contact)、金属平台,配合通孔/连接点/凸块连接漏极,漏极与源极皆为n+掺染区,磁性隧道结通过顶部接触点(tec:top electron contact)与位线连接,n+掺染区位于p型半导体衬底12上。
30.另一方面,现行的stt-mram结构,时常利用虚假字线区块以分隔存储阵列。即是在有效字线区块两侧形成虚假字线区块,并通过横向分离方式布设位线,及通过横跨连接方式设置存储单元的共享源极。
31.图4为范例性的磁随机存储器芯片架构图。如图4所示,一个磁随机存储器(mram)芯片由一个或多个磁随机存储器(mram)存储单元的阵列13组成,每个阵列13有若干外部电路,如:行地址解码器15:把收到的地址s01变成字线06的选择,列地址解码器14:把收到的地址s01变成位线06的选择,读写控制17:控制位线06上的读(测量)写(加电流)操作,输入输出控制18:和外部交换数据s03。
32.图5a与图5b为本技术实施例的磁性随机存储器架构的存储单元示意图,图6b为本技术实施例的存储单元垂直于字线剖面图,请同时配合理解。所述磁性随机存储器架构包括多个存储单元,在每一个存储单元的结构中,位线与字线是以互相垂直的方式排列的,因此每一储存单元设置于位线06与字线08相交的部位,每一存储单元具有多指结构的存取晶
体管与磁性隧道结(mtj)。其中,所述存取晶体管是由两根多晶硅栅或金属栅,源极有源区,漏极有源区,半导体衬底构成;所述有源区,位于两根多晶硅栅或金属栅中间,并通过接触点,金属平台,过孔而连接到上层的磁性隧道结;所述源极有源区,位于两根多晶硅栅或金属栅的两侧,并与相邻的存储单元中存取晶体管的源极共享,并通过源极金属连线连接。
33.在一些实施例中,第一掺杂类型为n/n+/n++型,第二掺杂类型为p型。
34.在一些实施例中,所述半导体区是建构于硅片上。
35.在一些实施例中,在每一列存储单元中,通过共享各存储单元中存取晶体管外侧的源极有源区及源极连接线,将所有的存储单元中存取晶体管的源极连接起来。
36.在一些实施例中,如图5a所示,所述两根多晶硅栅或金属栅、漏极有源区与源极有源区形成存取晶体管结构,所述源极有源区形成于所述存取晶体管的两侧。
37.在一些实施例中,如图5b所示,通过所述源极线连接同行存储单元的所述源极金属连接点,形成同行存储单元的共享源极连接结构。
38.在一些实施例中,如图5a与图5b所示,每个存储单元形成有n个存取晶体管结构,其中,n为偶数,n≥2。优选的,每个存储单元被选择性的形成有2、4、6或8个存取晶体管结构。
39.在一些实施例中,请先行配合图6a的右图以理解,在两相邻行的存储单元中,各所述金属平台的横向间隔与纵向间隔的距离为相等或相近。
40.图6a为本技术实施例的存储阵列比对示意图。图6a的左图示意现行存取晶体管阵列结构,图6a的右图示意本技术存取晶体管阵列结构。
41.在存取晶体管尺寸不变的情况下,将单一晶体管一分为二,实现存取晶体管面积在原有基础上减小25%。如图6a左图所示,传统的存取晶体管阵列中每行有a,b,c,d四个存取晶体管,共两行。金属平台为mtj的制造金属平台,源极金属连接将每行的存取晶体管的源极连在一起。在x方向,任意相邻两根poly的中心间距为x,4个存取晶体管的长度为6x,单个存取晶体管的长度为1.5x。在y方向,单个存取晶体管的长度为y,大约为3.3x。
42.如图6a右图所示,本发明的存取晶体管阵列中,在x方向,任意相邻两根有效字线的中心间距为x,4个存取晶体管的长度为8x,单个存取晶体管的长度为2x。在y方向,单个存取晶体管的长度为0.6y,大约为2x。得知如下:
43.传统存取晶体管阵列面积a1=6x*6.6x=39.6x2。
44.本技术存取晶体管阵列面积a2=8x*4x=32x2。
45.缩减面积占传统阵列总面积比例q=(a1

a2)/a1=23.75%。
46.图6b为本技术实施例的存储阵列比对示意图。图6b的左图示意现行存取晶体管阵列结构,图6b的右图示意本技术存取晶体管阵列结构。
47.存取晶体管在y方向尺寸长度相同的情形下,即使存取晶体管尺寸增大一倍,存取晶体管阵列的面积仅增加三份之一左右。如图6b左图所示,传统的存取晶体管阵列中每行有a,b,c,d四个存取晶体管,共两行,金属平台为mtj的制造金属平台,源极金属连接将每行的存取晶体管的源极连在一起。在x方向,任意相邻两根poly的中心间距为x,4个存取晶体管的长度为6x,单个存取晶体管的长度为1.5x。在y方向,单个存取晶体管的长度为y,约为2x。本发明的存取晶体管阵列中,在x方向,任意相邻两根poly的中心间距为x,4个存取晶体管的长度为8x,单个存取晶体管的长度为2x。在y方向,单个存取晶体管的长度为y,约为2x。
48.传统存取晶体管阵列面积a1=6x*4x=24x
49.本发明存取晶体管阵列面积a2=8x*4x=32x
50.缩减面积占传统阵列总面积比例q=(a2

a1)/a1=33.33%。
51.图7为本技术实施例的存储阵列的存储单元行间距比对示意图。
52.在保留了实例一中的金属平台,并添加了mtj和位线金属连接的布局图示。得知传统的布局方法上,mtj在y方向上的间距,要比x方向上的间距要大很多,但本技术所公开的存储阵列,mtj在x方向上的间距和y方向上的间距相等,大大降低了mtj在制造过程中产生的偏差。
53.随着半导体工艺发展进入深纳米节点,存取晶体管在不断缩小尺寸的过程中,存取晶体管的导通电流也在随着减少,在对mtj进行写操作时,需要足够的写电流才能完成对mtj的磁场方向翻转。根据mos管电流公式可知:i=(1/2)uncox(w/l)*(vgs-vth)254.在不改变存取晶体管各极电压和mtj尺寸的情况下,增加存取晶体管尺寸大小(即公式中的w),是唯一可以改变写电流能力的。单纯的增大每个存取晶体管的尺寸,会导致整个存储阵列的面积同比增大。而本技术的结构通过将单个存取晶体管拆分为n个存取晶体管、及共享有源区与源极设计,在存取晶体管尺寸不变的情况下,可以减少超过四分之一的存储阵列面积;其次,在存取晶体管尺寸增加一倍的时候,存储阵列的面积仅增加原来的三分之一;再者,在保证面积不变的情况下,本发明相对于传统布局结构,写电流增加的近30%以上;以及,在mtj的分布方面,可以使mtj间距在x,y两个方向保持更高的一致性;此外,本技术利用多指存取晶体管,调整晶体管栅极和漏极的连接关系,从而提高了mram的阵列密度,减少了mram阵列的面积,能较为有效的降低芯片成本并且提高mtj一致性。
[0055]“在本技术的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例;但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词,除非其前后文意显示出其它意思。
[0056]
以上所述,仅是本技术的具体实施例而已,并非对本技术作任何形式上的限制,虽然本技术已以具体实施例揭露如上,然而并非用以限定本技术,任何熟悉本专业的技术人员,在不脱离本技术技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本技术技术方案的内容,依据本技术的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本技术技术方案的范围内。
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1