技术特征：
1.一种半导体结构，其特征在于，包括：衬底，所述衬底包括存储区和非存储区；第一阻挡层，位于所述衬底表面；第二阻挡层，位于所述第一阻挡层表面；第一电极层，贯穿存储区的所述第一阻挡层和所述第二阻挡层；阻变层，位于所述第一电极层表面并延伸至存储区的部分所述第二阻挡层表面；第二电极层，位于所述阻变层表面；侧墙，所述侧墙覆盖所述阻变层侧壁和所述第二电极层侧壁且位于存储区的所述第二阻挡层上。2.如权利要求1所述半导体结构，其特征在于，所述衬底包括：第一介质层；第一金属层，位于存储区的第一介质层内并与所述第一电极层接触；所述第一阻挡层还位于所述第一介质层表面和部分第一金属层的表面。3.如权利要求1所述半导体结构，其特征在于，还包括：位于第二电极层表面的掩模保护层，所述掩模保护层的材料和所述第二阻挡层的材料不同；所述侧墙还位于掩模保护层的侧壁。4.如权利要求3所述半导体结构，其特征在于，还包括：第二介质层，覆盖所述第二阻挡层、所述侧墙和所述掩膜保护层；第二金属层，贯穿所述第二电极层上的第二介质层和所述掩膜保护层，并与所述第二电极层电接触。5.如权利要求3所述半导体结构，其特征在于，所述掩模保护层的材料包括氮化硅。6.如权利要求1所述半导体结构，其特征在于，所述第一阻挡层的材料包括掺氮的碳化硅。7.如权利要求1所述半导体结构，其特征在于，所述第二阻挡层的材料为氧化硅，所述侧墙的材料为氮化硅。8.如权利要求1所述半导体结构，其特征在于，所述第一阻挡层的厚度为200埃至600埃，所述第二阻挡层的厚度约为150埃至250埃。9.如权利要求1所述半导体结构，其特征在于，所述衬底的非存储区中具有第三金属层；所述第一阻挡层还位于第三金属层表面；所述半导体结构还包括：贯穿非存储区上第一阻挡层和第二阻挡层的插塞；位于插塞顶部的第四金属层。10.如权利要求1所述半导体结构，其特征在于，位于阻变层底部的第二阻挡层的厚度大于位于侧墙底部的第二阻挡层的厚度，且大于非存储区上的第二阻挡层的厚度；所述侧墙还延伸至阻变层底部的第二阻挡层的侧部表面。11.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括存储区和非存储区；在所述衬底的存储区和非存储区表面依次形成第一阻挡层和位于第一阻挡层上的第二阻挡层；在存储区上形成贯穿所述第一阻挡层和所述第二阻挡层的第一电极层；形成第一电极层之后，形成阻变层和位于阻变层表面的第二电极层，所述阻变层位于
第一电极层表面且延伸至存储区的部分所述第二阻挡层表面；形成第二阻挡层之后，在所述阻变层侧壁和所述第二电极层侧壁形成侧墙。12.如权利要求11所述的形成方法，其特征在于，形成所述侧墙的方法包括：在所述阻变层的侧壁和第二电极层的侧壁、第二阻挡层的表面、以及所述第二电极层上形成侧墙材料层；回刻蚀所述侧墙材料层直至暴露出第二阻挡层的表面，形成所述侧墙。13.如权利要求11所述的形成方法，其特征在于，所述衬底包括：第一介质层；第一金属层，位于存储区的第一介质层；形成所述第一阻挡层之后，且在形成第一电极层之前，所述第一阻挡层还位于所述第一介质层表面和部分第一金属层的表面。14.如权利要求11所述的形成方法，其特征在于，还包括：在形成所述侧墙之前，还形成位于所述第二电极层顶部表面的掩模保护层，所述掩模保护层的材料和所述第二阻挡层的材料不同；形成所述侧墙之后，所述侧墙还覆盖所述掩模保护层的侧壁；在所述第二阻挡层表面、所述侧墙表面和所述掩膜保护层表面形成第二介质层；形成贯穿所述第二介质层和所述掩膜保护层的第二金属层。15.如权利要求14所述的形成方法，其特征在于，所述掩模保护层的材料包括氮化硅。16.如权利要求11所述的形成方法，其特征在于，所述第一阻挡层的材料包括掺氮的碳化硅。17.如权利要求11所述的形成方法，其特征在于，所述第二阻挡层的材料包括氧化硅，所述侧墙的材料包括氮化硅。18.如权利要求11所述的形成方法，其特征在于，所述第二阻挡层的形成工艺为teos沉积法。19.如权利要求11所述的形成方法其特征在于所述第一阻挡层的厚度为200埃至600埃，所述第二阻挡层的厚度约为150埃至250埃。
技术总结
本申请提供半导体结构及其形成方法，所述半导体结构包括：衬底，所述衬底包括存储区和非存储区；第一阻挡层，位于所述衬底表面；第二阻挡层，位于所述第一阻挡层表面；第一电极层，贯穿存储区的所述第一阻挡层和所述第二阻挡层；阻变层，位于所述第一电极层表面并延伸至存储区的部分所述第二阻挡层表面；第二电极层，位于所述阻变层表面；侧墙，所述侧墙覆盖所述阻变层侧壁和所述第二电极层侧壁且位于存储区的所述第二阻挡层上。形成侧墙的氮化硅层与所述第二阻挡层的刻蚀选择比较高，可以在保证所述第二阻挡层厚度稳定的情况下对氮化硅层进行刻蚀。层进行刻蚀。层进行刻蚀。
技术研发人员：蔡巧明 张烨 王哲
受保护的技术使用者：中芯北方集成电路制造（北京）有限公司
技术研发日：2020.04.03
技术公布日：2021/10/11