半导体装置及半导体装置的制造方法与流程

本发明涉及半导体装置及半导体装置的制造方法。

背景技术：

半导体模块包含igbt(insulatedgatebipolartransistor：绝缘栅双极型晶体管)、功率mosfet(metaloxidesemiconductorfieldeffecttransistor：金属氧化物半导体场效应晶体管)等半导体芯片，设置有从其正面垂直延伸出的多个销状的外部连接端子。外部连接端子在半导体模块的内部与半导体芯片的控制电极和主电极电连接。半导体装置具备多个这样的半导体模块，且具备安装于各半导体模块的外部连接端子的印刷电路基板或母线。由此，半导体装置作为例如电力变换装置发挥作用。

现有技术文献

专利文献

专利文献1：日本特开2011-142124号公报

专利文献2：日本特开2017-163016号公报

技术实现要素：

技术问题

在上述半导体装置中，外部连接端子从印刷电路基板突出。即，在半导体装置的正面的正上方需要用于允许外部连接端子突出的空间。因此，无法在半导体装置的正面的正上方配置绝缘片等。另外，在半导体装置的正面的正上方配置其它装置的情况下，需要腾出外部连接端子突出的部分的空间。此外，由于半导体装置需要这样的空间，所以有时半导体装置的设置自由度也被半导体装置的设置位置所限制。

本发明是鉴于这一情况而作出的，目的在于提供正面的正上方不受空间限制的半导体装置及半导体装置的制造方法。

技术方案

根据本发明的一个观点，提供一种半导体装置，具有半导体模块和第一导通基板，上述半导体模块具有半导体元件和第一外部连接端子，上述第一外部连接端子的第一一端部与上述半导体元件电连接，上述第一外部连接端子的第一另一端部从上述半导体元件延伸出，上述第一导通基板具备贯通主面而形成的第一端子孔，上述第一另一端部从上述第一端子孔的第一入口向第一出口嵌合到上述第一端子孔而被焊料固定，上述第一导通基板与上述第一外部连接端子电连接，在上述第一端子孔和上述第一另一端部的至少任一方形成有作为阶梯差、锥形部或突起的第一卡止部，上述第一另一端部针对上述第一端子孔的插通被上述第一卡止部卡止而使上述第一另一端部留在上述第一端子孔。

另外，根据本发明的一个观点，提供上述半导体装置的制造方法。

发明效果

根据公开的技术，正面的正上方不受空间限制，能够有效活用正面的正上方，或者能够实现小型化。

附图说明

图1是表示半导体模块的外观的立体图(之一)。

图2是表示半导体模块的外观的立体图(之二)。

图3是半导体模块的截面图。

图4是用于说明第一实施方式的半导体装置的一个例子的图。

图5是用于说明第一实施方式的相对于导通基板接合外部连接端子的图(之一)。

图6是用于说明第一实施方式的相对于导通基板接合外部连接端子的图(之二)。

图7是用于说明第一实施方式的相对于导通基板接合外部连接端子的图(之三)。

图8是用于说明第一实施方式的相对于导通基板接合外部连接端子的图(之四)。

图9是用于说明第一实施方式的相对于导通基板接合外部连接端子的图(之五)。

图10是用于说明第一实施方式的相对于导通基板接合外部连接端子的图(之六)。

图11是用于说明第一实施方式的相对于导通基板接合外部连接端子的图(之七)。

图12是用于说明第一实施方式的相对于导通基板接合外部连接端子的方法的图(之一)。

图13是用于说明第一实施方式的相对于导通基板接合外部连接端子的方法的图(之二)。

图14是用于说明第一实施方式的相对于导通基板接合外部连接端子的方法的图(之三)。

图15是表示第一实施方式的半导体装置的一个例子的图(之一)。

图16是表示第一实施方式的半导体装置的一个例子的图(之二)。

图17是用于说明第二实施方式的相对于印刷电路基板接合外部连接端子的图。

图18是用于说明第三实施方式的安装有母线的多个半导体模块的图(之一)。

图19是用于说明第三实施方式的相对于母线接合外部连接端子的图(之一)。

图20是用于说明第三实施方式的安装有母线的多个半导体模块的图(之二)。

图21是用于说明第三实施方式的相对于母线接合外部连接端子的图(之二)。

图22是用于说明第三实施方式的相对于母线接合外部连接端子的图(之三)。

图23是第四实施方式的半导体模块的截面图。

符号说明

1、1a：半导体装置

10、10a：半导体模块

11a：第一绝缘基板

11b：第二绝缘基板

12a：第一电路板

12b：第二电路板

13：金属板

14：第一半导体元件

15：第二半导体元件

16：第三半导体元件

17：第四半导体元件

18：印刷电路基板

19、20：导电柱

21a、21b、22a、22b、23、24、25：外部连接端子

21aa、22aa、23a、24a、24c、24f：突起部

21ab、22ab、24b：周边部

21ae、22ae、23e、24e、42、82c：阶梯差

24d、43：锥部

26：间隔件

30：封装部

40、40a、40b、40c、40d、61、62、63、71、72：导通基板

41：端子孔

41a、82a：入口

41b、82b：出口

50、51：焊料

60：母线

60a：第一面

60b：第二面

61a：上部开口

62a：下部开口

64：绝缘纸

70：冷却器

71a：上部开口

72a：下部开口

74：绝缘基板

75、76：电容器

80：印刷电路基板

81a：绝缘层

81b、81c：导电层

81d、81e：保护层

82：贯通孔

83：镀膜

具体实施方式

以下，参照附图对实施方式进行说明。应予说明，在以下的说明中，“正面”和“上表面”表示在图1的半导体模块10中朝向上侧的面。同样地，“上”表示在图1的半导体模块10中，上侧的方向。“背面”和“下表面”表示在图1的半导体模块10中朝向下侧的面。同样地，“下”是指在图1的半导体模块10中，下侧的方向。根据需要，在其它附图中也表示同样的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”只不过是便于确定相对的位置关系的表达，并不限定本发明的技术思想。例如，“上”和“下”未必是指与地面垂直的方向。即，“上”和“下”的方向不限于重力方向。

[第一实施方式]

使用图1～图3对第一实施方式中使用的半导体模块的一个例子进行说明。图1和图2是表示半导体模块的外观的立体图，图3是半导体模块的截面图。应予说明，图3表示在图1和图2的半导体模块10中沿着长度方向穿过半导体模块10的中心的中心线的截面图。

半导体模块10具有：后述的第一半导体元件14～第四半导体元件17、对该第一半导体元件14～第四半导体元件17进行封装的封装部30、在封装部30内与第一半导体元件14～第四半导体元件17电连接的导电柱19、20和外部连接端子21a、21b、22a、22b、23、24、25。即，如图3所示，半导体模块10在内部具备第一半导体元件14～第四半导体元件17、第一电路板12a、第二电路板12b和第三电路板(省略图示)。此外，半导体模块10还具备印刷电路基板18、导电柱19、20和外部连接端子21a、21b、22a、22b、23、24、25。该半导体模块10被大致长方体形状的封装部30封装。另外，在封装部30的正面，外部连接端子21a、22a、23、24、25和外部连接端子21b、22b、23、24、25分别以长度方向中心线为轴而配置于线对称的位置。

外部连接端子21a、21b、22a、22b、23、24、25的一端部从封装部30的正面起向半导体模块10的封装部30内部延伸，另一端部从封装部30的正面起与正面垂直地延伸出。此外，另一端部沿长度方向设置成2列。外部连接端子21a、21b、22a、22b是用于控制半导体模块10的开关的控制端子。外部连接端子21a、21b是与后述的第一半导体元件14、第三半导体元件16的栅电极电连接的栅极端子(g1端子、g2端子)。外部连接端子22a、22b是与后述的第一半导体元件14、第三半导体元件16的发射极电连接的开尔文发射极端子(e1s端子、e2s端子)。另外，外部连接端子23、24、25是供主电流输入输出的主端子。外部连接端子23是与后述的第一半导体元件14的集电极电连接，且供正极侧的输入电流流通的输入端子(p端子)。外部连接端子24是与后述的第三半导体元件16的发射极电连接，且供负极侧的输入电流流通的输入端子(n端子)。外部连接端子25是与后述的第一半导体元件14的发射极和第三半导体元件16的集电极电连接，且供输出电流流通的输出端子(o端子)。外部连接端子23、24、25分别与半导体模块10的短边方向平行地各并排设置2个。应予说明，外部连接端子21a、21b、22a、22b、23、24、25呈圆柱状或棱柱状。从电连接的观点考虑，外部连接端子21a、21b、22a、22b、23、24、25的形状优选为与后述的导通基板40的端子孔41相同的形状。此外，从安装的操作性考虑，外部连接端子21a、21b、22a、22b、23、24、25和导通基板40的端子孔41的形状更优选均为圆柱状。外部连接端子21a、21b、22a、22b、23、24、25由导电性优异的材质构成。作为这样的材质，例如由银、铜、镍或至少包含这些中的一种的合金等构成。

半导体模块10具备在水平方向上并排配置的第一绝缘基板11a和第二绝缘基板11b。第一绝缘基板11a和第二绝缘基板11b由导热性良好的氧化铝、氮化铝、氮化硅等陶瓷构成。在这样的第一绝缘基板11a的上表面配置有第一电路板12a，在背面配置有具有同样厚度的金属板13。另外，在第二绝缘基板11b的上表面配置有第二电路板12b，在背面配置有具有同样厚度的金属板13。此外，在第一绝缘基板11a和第二绝缘基板11b的上表面配置有多个第三电路板。第一电路板12a和第二电路板12b以及第三电路板例如厚度为0.5mm以上且1.5mm以下。另外，第一电路板12a和第二电路板12b由导电性优异的材质构成。作为这样的材质，例如由银、铜、镍或至少包含这些中的一种的合金等构成。为了提高耐腐蚀性，可以利用例如镍等材料对第一电路板12a和第二电路板12b的表面进行镀覆处理等。该材料除了镍以外，还有镍-磷合金、镍-硼合金等。金属板13由导热性优异的铝、铁、银、铜或至少包含这些中的一种的合金等金属构成。另外，如图2所示，金属板13从封装部30的背面露出。这样的第一绝缘基板11a和第二绝缘基板11b例如可以使用dcb(directcopperbonding：直接铜键合)基板、amb(activemetalbrazed：活性金属钎焊)基板。

这样，也可以在金属板13从背面露出的半导体模块10的背面安装冷却器(省略图示)来提高散热性。该冷却器例如由导热性优异的铝、铁、银、铜或至少包含这些中的一种的合金等构成。另外，作为冷却器，可以使用散热片或由多个散热片构成的散热器和基于水冷的冷却装置等。另外，基板可以与这样的冷却器一体地构成。该情况下，基板由导热性优异的铝、铁、银、铜或至少包含这些中的一种的合金构成。并且，为了提高耐腐蚀性，例如可以通过镀覆处理等将镍等材料形成于与冷却器一体化的散热板的表面。该材料除了镍以外，还有镍-磷合金、镍-硼合金等。

在第一电路板12a介由焊料(省略图示)安装有第一半导体元件14和第二半导体元件15。另外，在第二电路板12b介由焊料(省略图示)安装有第三半导体元件16和第四半导体元件17。第一半导体元件14～第四半导体元件17分别安装于第一绝缘基板11a和第二绝缘基板11b。这是因为在一体地形成第一绝缘基板11a和第二绝缘基板11b的情况下，由热应力引起的绝缘基板的变形变大，因此由于该影响而可能会导致绝缘基板、树脂破裂、或电路板、树脂从绝缘基板剥离等。另一方面，在本实施方式中，通过将绝缘基板分成2片，从而能够改善可靠性。

第一半导体元件14和第三半导体元件16为开关元件，包含由硅或碳化硅构成的例如igbt、功率mosfet等半导体元件。这样的第一半导体元件14和第三半导体元件16例如在背面具备集电极(或漏电极)作为主电极，在正面具备栅电极和发射极(或源电极)作为主电极。另外，第二半导体元件15和第四半导体元件17是用作fwd(freewheelingdiode：续流二极管)的二极管元件，包含sbd(schottkybarrierdiode：肖特基势垒二极管)、pin(p-intrinsic-ndiode：pin二极管)二极管等。这样的第二半导体元件15和第四半导体元件17在背面具备阴极电极作为主电极，在正面具备阳极电极作为主电极。在由碳化硅构成的情况下，这样的第一半导体元件14～第四半导体元件17的厚度例如为180μm以上且220μm以下，平均为200μm左右。在由硅构成的情况下，这样的第一半导体元件14～第四半导体元件17的厚度例如为60μm以上且200μm以下，平均为120μm左右。

在这样的第一电路板12a和第二电路板12b的上方，隔开预定的间隔使印刷电路基板18与第一电路板12a和第二电路板12b对置地配置。该印刷电路基板18在其上表面具有具备布线图案的金属层，在下表面具有具备布线图案的金属层。应予说明，省略这些金属层的图示。

印刷电路基板18的预定的金属层与第一电路板12a和第二电路板12b或第三电路板之间通过导电柱19电连接。另外，印刷电路基板18的预定的金属层与第一半导体元件14～第四半导体元件17之间通过导电柱20电连接。此外，在第一电路板12a和第三电路板电连接且机械地连接有外部连接端子21a、21b、22a、22b、23、24、25。对于上述的部件彼此的连接而言，可以使用焊料、金属烧结材料等导电性的接合材料。

第一电路板12a、第二电路板12b、第三电路板、第一半导体元件14～第四半导体元件17、导电柱19、20和印刷电路基板18被封装部30封装。封装部30包含环氧树脂、酚醛树脂、马来酰亚胺树脂等热固性树脂和热固性树脂所含的填充材料。作为这样的封装部30的一个例子，包含环氧树脂和环氧树脂中作为填料的二氧化硅、氧化铝、氮化硼或氮化铝等填充材料。然后，形成如图1和图2所示的半导体模块10。

这样的半导体模块10被进行如下电连接。第一半导体元件14的集电极经由第一电路板12a而与外部连接端子23(p端子)连接。第一半导体元件14的发射极首先经由导电柱20而与印刷电路基板18的金属层连接，接下来，经由导电柱19和第二电路板12b而与外部连接端子25(o端子)连接。第一半导体元件14的栅电极首先经由导电柱20而与印刷电路基板18的金属层连接，接下来，经由导电柱19和第三电路板而与外部连接端子21a(g1端子)连接。第一半导体元件14的辅助发射极首先经由导电柱20而与印刷电路基板18的金属层连接，接下来，经由导电柱19和第三电路板而与外部连接端子22a(e1s端子)连接。

第二半导体元件15的阴极电极经由第一电路板12a而与外部连接端子23(p端子)连接。第二半导体元件15的阳极电极首先经由导电柱20而与印刷电路基板18的金属层连接，接下来，经由导电柱19和第二电路板12b而与外部连接端子25(o端子)连接。

第三半导体元件16的集电极经由第二电路板12b而与外部连接端子25(o端子)连接。第三半导体元件16的发射极首先经由导电柱20而与印刷电路基板18的金属层连接，接下来，经由导电柱19和第三电路板而与外部连接端子24(n端子)连接。第三半导体元件16的栅电极首先经由导电柱20而与印刷电路基板18的金属层连接，接下来，经由导电柱19和第三电路板而与外部连接端子21b(g2端子)连接。第三半导体元件16的辅助发射极首先经由导电柱20而与印刷电路基板18的金属层连接，接下来，经由导电柱19和第三电路板而与外部连接端子22b(e2s端子)连接。

第四半导体元件17的阴极电极经由第二电路板12b而与外部连接端子25(o端子)连接。第四半导体元件17的阳极电极首先经由导电柱20而与印刷电路基板18的金属层连接，接下来，经由导电柱19和第三电路板而与外部连接端子24(n端子)连接。

接下来，使用图4对包含多个具备这样的多个外部连接端子21a、21b、22a、22b、23、24、25的半导体模块10的半导体装置进行说明。图4是用于说明第一实施方式的半导体装置的一个例子的图。应予说明，图4的(a)是半导体装置1的俯视图，图4的(b)是图4的(a)的单点划线y-y处的半导体装置1的截面图。其中，简化示出外部连接端子21a、23、24、25与导通基板40a～40d的接合。半导体装置1具备构成3相桥式逆变电路的3个半导体模块10和导通基板40a～40d。应予说明，在不区分导通基板40a～40d的情况下，有时作为导通基板40进行说明。

导通基板40是包含导电体的板。例如为母线、印刷电路基板等。导通基板40能够将驱动电路、电源、输出设备等外部设备与半导体模块10的外部连接端子21a、21b、22a、22b、23、24、25电连接，进行半导体模块10的控制和向半导体模块10输入输出电压等。导通基板40与半导体模块10的排列成2列的外部连接端子21a、21b、22a、22b、23、24、25电连接。具体而言，导通基板40a为印刷电路基板。对于这样的导通基板40a，电连接有作为控制端子的外部连接端子21a、21b、22a、22b。导通基板40b为母线。对于这样的导通基板40b，电连接有作为主端子的外部连接端子23。导通基板40c为母线。对于这样的导通基板40c，电连接有作为主端子的外部连接端子24。并且，导通基板40d为母线。对于这样的导通基板40d，电连接有作为主端子的外部连接端子25。此时，外部连接端子21a、21b、22a、22b、23、24、25它们的另一端部不从导通基板40贯通而是与导通基板40电连接。另外，半导体装置1不限于包含3个半导体模块10的情况。半导体装置1具备至少1个半导体模块10和多个导通基板40即可。例如，半导体模块10可以被设置成与短边方向平行地使长边对置地排列有多个。

接下来，使用图5～图11对相对于这样的导通基板40接合外部连接端子21a、21b、22a、22b、23、24、25进行说明。图5～图11是用于说明第一实施方式的相对于导通基板接合外部连接端子的图。应予说明，图5～图10分别表示图4的(a)的单点划线x-x处的截面图。图5a、图5b、图6的(a)、图6的(b)、图7的(a)、图7的(b)、图8～图10、图11的(a)、图11的(b)分别表示相对于导通基板40接合外部连接端子的例子。另外，以下，列举外部连接端子中的外部连接端子24的情况进行说明。对于其它外部连接端子，也能够同样地接合于导通基板40。应予说明，在本实施方式中，以导通基板40为母线进行说明。并且，在导通基板40的端子孔和外部连接端子24的另一端部的至少任一方形成作为阶梯差、锥形部或突起的卡止部，外部连接端子24的另一端部针对端子孔的插通被卡止部卡止，而不贯通导通基板40地留在端子孔的内部。以下，对这些进行具体说明。

首先，如图5a所示，在导通基板40形成有端子孔41。端子孔41以从导通基板40的背面的入口41a贯通背面的相反侧的正面的出口41b的方式形成。应予说明，端子孔41的俯视时的形状与外部连接端子24的形状对应地呈圆形、方形等。另外，在从入口41a到出口41b之间构成阶梯差42。该阶梯差42以包围端子孔41的内周的方式形成。因此，此时，入口41a的面积比出口41b的面积大。应予说明，阶梯差42可以沿着端子孔41的内周局部地形成。在这样的端子孔41接合有外部连接端子24的另一端部。外部连接端子24的另一端部呈在侧周面未形成突起、阶梯差的圆筒状。此时，外部连接端子24的另一端部的前端面的周边部抵接到端子孔41的阶梯差42，而被外部连接端子24与端子孔41之间的间隙的焊料50固定。外部连接端子24的另一端部留在端子孔41。因此，外部连接端子24能够在不贯通导通基板40的情况下与导通基板40进行电接合。

另外，如图5b所示，在导通基板40，端子孔41形成为从背面的入口41a贯通背面的相反侧的正面的出口41b。应予说明，端子孔41的俯视时的形状与外部连接端子24的形状对应地呈圆形、方形等。此外，从端子孔41的内周面的入口41a起在预定的位置向端子孔41内突出地形成有突起部24c作为卡止部。突起部24c形成于凹部与凹部之间。由突起部24c形成于端子孔41的内周面的阶梯差42以包围端子孔41的内周的方式形成。或者，可以形成于内周面的至少一部分。在这样的端子孔41接合有外部连接端子24的另一端部。外部连接端子24的另一端部呈在侧周面未形成突起、阶梯差的柱状。此时，外部连接端子24的另一端部的前端面的周边部抵接到突起部24c，而被外部连接端子24与端子孔41之间的间隙的焊料50固定。外部连接端子24的另一端部留在端子孔41。因此，外部连接端子24能够在不贯通导通基板40的情况下与导通基板40电接合。

另外，如图6的(a)所示，在导通基板40，端子孔41形成为从背面的入口41a贯通背面的相反侧的正面的出口41b。此时，端子孔41在内周面未形成突起、阶梯差，呈柱状的中空。端子孔41的入口41a与出口41b对置，为相同的形状和相同的面积。另一方面，在外部连接端子24的前端面形成有突起部24a而在包围突起部24a的周围的周边部24b形成有阶梯差24e。在这样的端子孔41介由焊料50嵌合有外部连接端子24的突起部24a，并且在导通基板40的端子孔41的入口41a的边缘部抵接有形成于外部连接端子24的周边部24b的阶梯差24e。这样，在导通基板40的端子孔41接合有外部连接端子24。外部连接端子24的另一端部留在端子孔41。因此，外部连接端子24能够在不贯通导通基板40的情况下与导通基板40电接合。另外，通过将突起部24a形成于外部连接端子24的前端面上，从而利用焊料50使外部连接端子24的与焊料50的密合面积增加，因此外部连接端子24比图5a的情况更稳固地接合到端子孔41。

另外，如图6的(b)所示，导通基板40的端子孔41是在内周面未形成突起、阶梯差的柱状的中空。在外部连接端子24，沿着与另一端部的前端面相距预定的距离的侧周面形成有突起部24c。突起部24c可以以包围外部连接端子24的侧周面的方式形成，也可以沿着侧周面的周径至少形成于一部分。外部连接端子24的突起部24c通过按压工具按压形成预定区域的(相对于外部连接端子24的长度方向)上部和下部来形成凹部。由此，通过使被凹部所夹的位置隆起而形成凸部，从而在凹部与凹部之间设置突起部24c。通过这样的方法，可以在外部连接端子24的侧周面预先设置突起部24c，也可以另行设置突起部24c。如果将这样的外部连接端子24从入口41a插入到导通基板40的端子孔41，则突起部24c抵接到端子孔41的入口41a的边缘部。由此，外部连接端子24被其与端子孔41之间的间隙的焊料50固定。另一端部的前端面位于从端子孔41的入口41a到出口41b之间。因此，外部连接端子24在不贯通导通基板40的情况下与导通基板40电接合。

另外，如图7的(a)所示，在图5a的情况下，进一步在外部连接端子24的前端面的周边部24b的内侧一体地形成有突起部24a。该突起部24a是能够从端子孔41的阶梯差42被收纳到出口41b的区域的大小、形状。外部连接端子24相对于端子孔41，其突起部24a从端子孔41的阶梯差42被收纳到出口41b的区域。此外，外部连接端子24的周边部24b的阶梯差24e抵接到端子孔41的阶梯差42，而被外部连接端子24与端子孔41之间的间隙的焊料50固定。外部连接端子24的另一端部留在端子孔41。因此，外部连接端子24能够在不贯通导通基板40的情况下与导通基板40电接合。通过将这样的突起部24a形成于外部连接端子24的前端面上，从而利用焊料50将外部连接端子24的另一端部的与焊料50的密合面积增加。因此，外部连接端子24比图5a的情况更稳固地与端子孔41连接。

另外，如图7的(b)所示，在图5a的情况下，进一步在外部连接端子24的前端面上配置有间隔件26。该间隔件26由与外部连接端子24同样的材质构成。另外，间隔件26是能够从端子孔41的阶梯差42被收纳于出口41b的区域的大小、形状，且呈与外部连接端子24同样的圆柱状、棱柱状。因此，外部连接端子24和间隔件26能够在不贯通导通基板40的情况下与导通基板40电接合。通过将这样的间隔件26配置于外部连接端子24的前端面上，从而利用焊料50将外部连接端子24的另一端部与间隔件26一起固定，因此外部连接端子24比图5a的情况更稳固地接合到端子孔41。

接下来，如图8所示，导通基板40在端子孔41的内周面形成有锥状的锥部43。如果在这样的端子孔41嵌合外部连接端子24的另一端部，则另一端部的前端面的外边缘部抵接到锥部43。由此，外部连接端子24被端子孔41和焊料50固定。外部连接端子24的另一端部留在端子孔41。因此，外部连接端子24能够在不贯通导通基板40的情况下与导通基板40电接合。

另外，如图9所示，在导通基板40，端子孔41形成为从背面的入口41a贯通背面的相反侧的正面的出口41b。另一方面，在外部连接端子24的另一端部形成有锥状的锥部24d。如果将这样的外部连接端子24从入口41a插入到导通基板40的端子孔41，则锥部24d抵接到端子孔41的入口41a的边缘部。由此，外部连接端子24被其与端子孔41之间的间隙的焊料50固定。外部连接端子24的另一端部留在端子孔41。因此，外部连接端子24能够在不贯通导通基板40的情况下与导通基板40电接合。

接下来，如图10所示，外部连接端子24在另一端部形成有锥状的锥部24d。另外，在导通基板40的端子孔41的内周面也形成有与该锥部24d对应的倾斜面。如果将这样的外部连接端子24从入口41a插入到导通基板40的端子孔41，则锥部24d抵接到端子孔41的倾斜面。由此，外部连接端子24被其与端子孔41之间的间隙的焊料50固定。外部连接端子24的另一端部留在端子孔41。因此，外部连接端子24能够在不贯通导通基板40的情况下与导通基板40电接合。这样，通过在外部连接端子24形成锥部24d，并在端子孔41形成倾斜面，从而使外部连接端子24比图8、图9的情况更稳固地接合到端子孔41。

接下来，外部连接端子24在侧周面未形成突起、阶梯差，为柱状。另外，如图11的(a)所示，其前端面的面积比入口41a的面积大。此外，外部连接端子24在另一端部的前端面的周边部形成有突起部24f。应予说明，突起部24f可以沿前端面的周边部形成，或者可以形成于周边部的一部分。在导通基板40，端子孔41形成为从背面的入口41a贯通背面的相反侧的正面的出口41b。此时，端子孔41在内周面未形成突起、阶梯差，为柱状的中空。端子孔41的入口41a与出口41b对置，为相同的形状和相同的面积。此外，导通基板40在入口41a的边缘部形成有凹部。应予说明，凹部可以与外部连接端子24的突起部24f对置地形成。凹部可以沿突起部24f的边缘部形成，或者可以形成于周边部的一部分。此时，由于这样的外部连接端子24的另一端部的前端面的面积比入口41a的面积大，所以覆盖入口41a，外部连接端子24的另一端部的前端面的周边部抵接到导通基板40的端子孔41的入口41a的边缘部。此外，通过导通基板40的端子孔41的焊料50将另一端部的前端面固定。因此，外部连接端子24能够在不贯通导通基板40的情况下与导通基板40电接合。并且，突起部24f嵌入到入口41a的边缘部的凹部而使另一端部卡合到端子孔41。因此，外部连接端子24能够在不从导通基板40的预定位置发生位置偏移地进行接合。应予说明，突起部24f可以形成于导通基板40的端子孔41的入口41a的周边部。此时，外部连接端子24在另一端部的前端面的周边部形成有凹部。

另外，如图11的(b)所示，在图11的(a)的情况下，与图7的(b)同样地，进一步在外部连接端子24的前端面上配置有间隔件26。该间隔件26由与外部连接端子24同样的材质构成。另外，间隔件26为能够从端子孔41的阶梯差42被收纳于出口41b的区域的大小、形状，并呈与外部连接端子24同样的圆柱状、棱柱状。因此，外部连接端子24和间隔件26能够在不贯通导通基板40的情况下与导通基板40电接合。通过将这样的间隔件26配置于外部连接端子24的前端面上，从而利用焊料50将外部连接端子24的另一端部与间隔件26一起固定，因此外部连接端子24比图11的(a)的情况更稳固地接合到端子孔41。

这样，在上述半导体装置1中，具有如下半导体模块，该半导体模块具有第一半导体元件14～第四半导体元件17、一端部与第一半导体元件14～第四半导体元件17电连接且另一端部从第一半导体元件14～第四半导体元件17延伸出的外部连接端子24。此外，还具有导通基板40，该导通基板40具备贯通主面而形成的端子孔41，并且供外部连接端子24的另一端部从端子孔41的入口41a向出口41b嵌合到端子孔41而被焊料50固定，且与外部连接端子24电连接。此外，在端子孔41和另一端部的至少任一方形成有卡止另一端部针对端子孔41的插通的作为阶梯差、锥形部或突起的卡止部。外部连接端子24的另一端部针对端子孔41的插通被卡合部卡合而使外部连接端子24的另一端部留在端子孔41。因此，能够以不从导通基板40突出的方式接合到导通基板40。因此，抑制导通基板40上的空间的限制。由此，半导体装置1能够使高度薄化，能够实现小型化。

接下来，使用图12～图14对相对于导通基板40的端子孔41接合外部连接端子24的方法进行说明。图12～图14是用于说明第一实施方式的相对于导通基板接合外部连接端子的方法的图。应予说明，以下，对图5～图11中的与图5a的情况相关的接合方法进行说明。然而，图5a以外的情况下也能够与以下同样地进行接合。

首先，准备半导体模块10和导通基板40。在导通基板40的与半导体模块10对置的背面(主面)形成有从背面的入口41a贯通背面的相反侧的正面的出口41b的端子孔41。另外，端子孔41从入口41a到出口41b构成有阶梯差42。

接下来，以使端子孔41与外部连接端子24对置的方式设置导通基板40，如图12的(a)所示，在导通基板40的端子孔41的出口41b的周围配置焊料51。应予说明，此时，可以先对导通基板40配置焊料51，再在外部连接端子24设置导通基板40。然后，将外部连接端子24的另一端部从入口41a插通，直到该另一端部抵接到导通基板40的端子孔41的阶梯差42。此时，外部连接端子24在不贯通导通基板40的情况下嵌合到导通基板40的端子孔41。

在该状态下，例如利用电烙铁将焊料51加热而使其熔融。熔融后的焊料51如图12的(b)所示，从导通基板40的出口41b流入嵌合有外部连接端子24的端子孔41内，浸入外部连接端子24与端子孔41之间的间隙。通过这样浸入到外部连接端子24与端子孔41之间的间隙的焊料51固化而成的焊料50，如图5a所示，在端子孔41接合外部连接端子24。

接下来，使用图13对与图12不同的接合方法进行说明。如上所述，在准备半导体模块10和导通基板40之后，以使端子孔41与外部连接端子24对置的方式设置导通基板40，如图13的(a)所示，以闭塞导通基板40的端子孔41的出口41b的方式配置焊料51。应予说明，可以先在导通基板40的端子孔41的出口41b配置焊料51，再在外部连接端子24设置导通基板40。然后，将外部连接端子24的另一端部从入口41a插通，直到该另一端部抵接到导通基板40的端子孔41的阶梯差42。此时，外部连接端子24在不贯通导通基板40的情况下嵌合到导通基板40。

在该状态下，例如利用电烙铁将焊料51加热而使其熔融。熔融后的焊料51如图13的(b)所示，从导通基板40的出口41b流入嵌合有外部连接端子24的端子孔41内，浸入外部连接端子24与端子孔41之间的间隙。通过这样浸入到外部连接端子24与端子孔41之间的间隙的焊料51固化而成的焊料50，如图5a所示，在端子孔41接合外部连接端子24。

接下来，使用图14对与图13的接合方法不同的接合方法进行说明。如上所述，在准备半导体模块10和导通基板40之后，使端子孔41与外部连接端子24对置的方式设置导通基板40，如图14的(a)所示，配置闭塞导通基板40的端子孔41的出口41b并且在出口41b上的焊料51。应予说明，此时，可以先配置焊料51，其后，在外部连接端子24设置导通基板40。然后，将外部连接端子24的另一端部从入口41a插通，直到该另一端部抵接到导通基板40的端子孔41的阶梯差42。此时，外部连接端子24在不贯通导通基板40的情况下嵌合于导通基板40。

在该状态下，例如利用电烙铁将焊料51加热而熔融。由此熔融后的焊料51如图14的(b)所示，从导通基板40的出口41b流入嵌合有外部连接端子24的端子孔41内，浸入外部连接端子24与端子孔41之间的间隙。在图14的情况下，焊料51不仅闭塞导通基板40的端子孔41的出口41b，由于还设置于出口41b上，所以与图13的情况相比，焊料51的量增加，而可靠地浸入外部连接端子24与端子孔41之间的整个间隙。应予说明，为了调节熔融后的焊料51的浸入量，可以通过适当调节配置于出口41b上的焊料51的量来实现。通过这样浸入到外部连接端子24与端子孔41之间的间隙的焊料51固化而成的焊料50，如图5a所示，在端子孔41可靠地接合外部连接端子24。

接下来，使用图15和图16对具有如上那样不贯通地接合有外部连接端子的导通基板的半导体装置的具体例进行说明。图15和图16是表示第一实施方式的半导体装置的一个例子的图。

如图15所示，半导体装置1a具有多个半导体模块10、电容器75、76和冷却器70。多个半导体模块10和电容器75、76介由母线60电连接。此外，半导体装置1a具有省略图示的栅极驱动单元。应予说明，在图15中为了表示半导体装置1a的侧面，仅示出1个半导体模块10。

半导体模块10可以在冷却器70上配置多个。这样的半导体模块10如上所述，包括第一半导体元件14、第二半导体元件15、第三半导体元件16和第四半导体元件17，作为2电平逆变器发挥作用。电容器75、76是使通过第一半导体元件14和第三半导体元件16的开关动作产生的纹波电流衰减的平滑电容器。母线60具有第一面60a和与该第一面60a呈直角一体地连接的第二面60b。在第一面60a的内侧(半导体模块10侧)电连接有电容器75、76，在第二面60b的背面接合有从半导体模块10延伸出的外部连接端子23、24、25的另一端部。应予说明，栅极驱动单元将被输入的控制信号绝缘，将绝缘的控制信号，例如pwm(pulsewidthmodulation：脉冲宽度调制)信号变换成驱动半导体模块10的栅极信号并输出。

这样，由于半导体装置1a能够使半导体模块10的外部连接端子23、24、25像上述的图5～图11那样以不从母线60的第二面60b突出的方式进行安装，所以母线60的第二面60b上的空间的限制得到抑制。由此，能够相对于母线60的第一面60a使电容器75、76接近第二面60b地进行安装。因此，半导体装置1a能够使图15中的高度薄化，能够实现小型化。

另外，半导体装置1a如图16所示，可以将电容器75、76安装于第一面60a的外侧(半导体模块10的相反侧)。这样配置电容器75、76的情况下，由于半导体装置1a能够抑制母线60的第二面60b上的空间的限制，所以例如能够从图16中右侧利用工具、手操作进行处理，操作性提高。

[第二实施方式]

在第二实施方式中，列举印刷电路基板的情况作为导通基板并使用图17进行说明。图17是用于说明第二实施方式的相对于印刷电路基板接合外部连接端子的图。应予说明，图17表示图4的单点划线z-z处的截面图。其中，图17的(a)、图17的(b)表示印刷电路基板的不同的形态。另外，在第二实施方式中，列举半导体模块10的外部连接端子中的作为控制端子的外部连接端子21a、22a的情况进行说明。

印刷电路基板80是形成有2层导电层81b、81c的双面印刷电路基板。印刷电路基板80具有绝缘层81a和设置于绝缘层81a的正面和背面的导电层81b、81c，并且在导电层81b、81c的表面分别形成有保护层81d、81e。此外，印刷电路基板80形成有从背面的入口82a贯通正面的出口82b的贯通孔82。

如图17的(a)所示，贯通孔82在内周面未形成突起、阶梯差，为柱状的中空。贯通孔82的入口82a和出口82b对置，分别为相同的形状和相同的面积。供外部连接端子21a、22a嵌合的贯通孔82可以在其内壁表面露出导电层81b、81c。另外，在贯通孔82的内壁表面可以形成由金属构成的镀膜83，覆盖从内壁表面露出的导电层81b、81c。在图17的(a)的左侧的贯通孔82中，入口82a侧的导电层81c从贯通孔82的内壁表面露出，被镀膜83覆盖而与镀膜83电连接。出口82b侧的导电层81b不从贯通孔82的内壁表面露出，而与镀膜83电绝缘。另一方面，图17的(a)的右侧的贯通孔82中，入口82a侧的导电层81c不从贯通孔82的内壁表面露出，而与镀膜83电绝缘。出口82b侧的导电层81b从贯通孔82的内壁表面露出，被镀膜83覆盖而与镀膜83电连接。

对将这样的印刷电路基板80安装于半导体模块10的外部连接端子21a、22a的情况进行说明。外部连接端子21a、22a在形成于前端面的周边部的阶梯差21ae、22ae的内侧形成有突起部21aa、22aa。外部连接端子21a、22a的突起部21aa、22aa介由焊料50嵌合于贯通孔82，并且在印刷电路基板80的贯通孔82的入口82a的边缘部抵接有形成于外部连接端子21a、22a的周边部的阶梯差21ae、22ae。另外，外部连接端子21a、22a能够连接到分别与其它导电层81b、81c电连接的贯通孔(图17的(a)的左右的贯通孔)。在这样印刷电路基板80的贯通孔82接合有外部连接端子21a、22a。外部连接端子21a、22a的另一端部留在贯通孔82。因此，外部连接端子21a、22a能够在不贯通印刷电路基板80的情况下与导电层81b、81c电连接。另外，可以将多个外部连接端子21a、22a连接到层叠有多个导电层的多层层叠基板的各导电层81c、81b。

另外，印刷电路基板80如图17的(b)所示，能够通过掘凿加工从贯通孔82的入口82a侧到印刷电路基板80的绝缘层81a，将阶梯差82c设置在从入口82a到出口82b之间。该阶梯差82c以包围贯通孔82的内周的方式形成。可以在这样的贯通孔82嵌合柱状的外部连接端子21a、22a的另一端部。此时，外部连接端子21a、22a的另一端部的前端面的周边部21ab、22ab抵接到阶梯差82c，而被外部连接端子21a、22a与贯通孔82之间的间隙的焊料50固定。外部连接端子21a、22a的另一端部留在贯通孔82。因此，外部连接端子21a、22a能够在不贯通印刷电路基板80的情况下与导电层81b、81c电连接。另外，能够将多个外部连接端子21a、22a连接到层叠有多个导电层的多层层叠基板的各导电层81c、81b。应予说明，外部连接端子21a、22a与图7的(a)的情况同样地可以在前端面形成突起部24a。

应予说明，图17所示的相对于印刷电路基板80接合外部连接端子21a、22a的方法可以根据需要使用第一实施方式的图12～图14所示的方法，可以与其方法对应地使外部连接端子21a、22a的另一端部的形状不同。另外，不限于印刷电路基板80为两层的情况，在单层或三层以上的情况下也可以根据需要应用第一实施方式的图12～图14所示的方法，根据该方法，能够使外部连接端子21a、22a的另一端部的形状不同。

[第三实施方式]

在第三实施方式中，使用图18～图22对在半导体模块10设置2个层叠的导通基板的情况进行说明。图18和图20是用于说明第三实施方式的安装有母线的多个半导体模块的图。图19、图21和图22是用于说明第三实施方式的相对于母线接合外部连接端子的图。应予说明，图19和图21和图22放大地示出图18和图20所示的虚线的区域内。

如图18所示，半导体装置包括相当于+侧的输入基板的导通基板61、相当于-侧的输入基板的导通基板62、相当于输出基板的导通基板63和相当于控制基板的印刷电路基板80。导通基板61～63和印刷电路基板80为平板状。另外，导通基板61、62隔着绝缘纸64(后述)被层叠。在多个半导体模块10的外部连接端子23～25安装导通基板61～63时，使安装有导通基板61的外部连接端子23的另一端部(前端面)比安装有导通基板62的外部连接端子24的另一端部(前端面)高。另外，导通基板61在与外部连接端子24对应的区域形成有上部开口61a。导通基板62分别形成有供外部连接端子23不接触地插通的下部开口62a。另外，外部连接端子25的另一端部(前端面)的位置(高度)与外部连接端子23的另一端部(前端面)相同，或者比外部连接端子23的另一端部(前端面)低。导通基板63的位置(高度)与导通基板61相同，或者比导通基板61低。

另外，如图19所示，在导通基板61、62形成有端子孔41，并连接有外部连接端子23、24。与图6的(a)的情况同样地，在导通基板61、62，以从背面的入口41a贯通背面的相反侧的正面的出口41b的方式分别形成有端子孔41。另外，在外部连接端子23、24的另一端部的前端面的周边部构成有阶梯差23e、24e。此时，在端子孔41介由焊料50嵌合有外部连接端子23、24的突起部23a、24a。并且，形成于外部连接端子23、24的另一端部的前端面的周边部的阶梯差23e、24e抵接到端子孔41的入口41a的边缘部，而被外部连接端子24与端子孔41之间的间隙的焊料50固定。因此，外部连接端子24能够在不贯通导通基板62的情况下与导通基板62电连接。另外，外部连接端子23也能够在不贯通导通基板61的情况下与导通基板61电连接。这样，由于能够以不从导通基板61突出的方式安装半导体模块10的外部连接端子23、24，所以导通基板61上的空间的限制得到抑制。同样地，外部连接端子25也能够在不贯通导通基板63的情况下与导通基板63电连接。另外，此时，导通基板61、62夹持绝缘纸64，而保持导通基板61、62的绝缘性。上部开口61a和下部开口62a分别相对于外部连接端子24、23保持足够距离。绝缘纸64在包含所有端子孔41的区域形成有贯通孔。绝缘纸64的贯通孔比端子孔41大。优选绝缘纸64的贯通孔比外部连接端子25的外径大。另外，上部开口61a和下部开口62a形成于包含绝缘纸64的所有贯通孔的区域。优选绝缘纸64的贯通孔比上部开口61a和下部开口62a小。由此，充分确保相对于外部连接端子23、24的沿面距离。

另一方面，为了使半导体模块10的外部连接端子23～25以不从导通基板61～63突出的方式安装于导通基板61～63，可以是图20的情况。在图20所示的情况下，在多个半导体模块10安装导通基板61～63时，安装有导通基板61的外部连接端子23的前端面和安装有导通基板62的外部连接端子24的前端面处于相同的高度。另外，与图18的情况同样地，导通基板61在与外部连接端子24对应的区域形成有上部开口61a。导通基板62分别形成有供外部连接端子23不接触地插通的下部开口62a。另外，外部连接端子25的另一端部(前端面)的位置(高度)与外部连接端子24的另一端部(前端面)相同，或者比外部连接端子23的另一端部(前端面)低。导通基板63的位置(高度)与导通基板61相同，或者比导通基板61低。

另外，如图21所示，在导通基板61、62形成有端子孔41，并连接有外部连接端子23、24。此时，导通基板61与外部连接端子23的连接可以与图5a的情况相同。导通基板61的端子孔41以从背面的入口41a贯通背面的相反侧的正面的出口41b的方式形成。另外，从入口41a到出口41b构成阶梯差42。此时，外部连接端子23的另一端部的前端面的周边部抵接到阶梯差42，而被外部连接端子23与端子孔41之间的间隙的焊料50固定。因此，外部连接端子23能够在不贯通导通基板61的情况下与导通基板61电连接。外部连接端子25也能够以同样的构成在不贯通导通基板63的情况下与导通基板63电连接。另一方面，导通基板62和外部连接端子23如图21所示，通过柱状的端子孔41连接。并且，直线状的外部连接端子24插通导通基板62的端子孔41，其前端面位于比导通基板61的正面靠近下方的位置。应予说明，外部连接端子24被焊料50固定于端子孔41。这样能够以不从导通基板61突出的方式安装半导体模块10的外部连接端子23、24，因此导通基板61上的空间的限制得到抑制。另外，此时，导通基板61、62夹持绝缘纸64，而保持导通基板61、62的绝缘性。此时，上部开口61a和下部开口62a分别相对于外部连接端子24、23保持足够距离。由此，充分确保相对于外部连接端子24、23的沿面距离。

另外，在相对于图21的变形例中，如图22所示，导通基板61、62呈使包含接合有外部连接端子23、24的位置的区域向上部开口61a和下部开口62a侧凹陷的形状。更具体而言，位于上位的导通基板61呈使包含接合有外部连接端子23的位置的区域向下部开口62a侧凹陷的形状。即，在导通基板61形成有端子孔41向下部开口62a侧凹陷的凹部。另外，位于下位的导通基板62呈使包含接合有外部连接端子24的位置的区域向上部开口61a侧凹陷的形状。即，在导通基板62形成有端子孔41向上部开口61a侧凹陷的凹部。另外，安装有导通基板61的外部连接端子23的前端面和安装有导通基板62的外部连接端子24的前端面成为相同的高度。此时，导通基板61与外部连接端子23的连接以及导通基板62与外部连接端子24的连接可以与图5a的情况相同。2个导通基板61、62的端子孔41分别以从背面的入口41a贯通背面的相反侧的正面的出口41b的方式形成。另外，从入口41a到出口41b构成阶梯差42。此时，2个外部连接端子23、24的另一端部的前端面的周边部分别抵接到阶梯差42，而外部连接端子23、24被各端子孔41的间隙的焊料50固定。因此，外部连接端子23、24能够在不贯通导通基板61、62的情况下与导通基板61、62电连接。应予说明，凹陷的凹部形成于导通基板61和导通基板62的至少任一方即可。另外，外部连接端子23的前端面可以比外部连接端子24的前端面高。

另外，图18～图22所示的导通基板61～63和外部连接端子23、24、25可以使用第一实施方式的图5～图11所示的结构。另外，图18～图22所示的相对于导通基板61～63连接外部连接端子23、24、25的方法可以使用第一实施方式的图12～图14所示的方法。另外，在图18～图22所示的导通基板61～63中，例如在表面进行绝缘涂布的情况下，可以使上部开口61a和下部开口62a的面积比图18～图22的情况小。应予说明，连接有作为o端子的外部连接端子25的导通基板63可以以与连接有作为p、n端子的外部连接端子23、24的导通基板61、62同样的层压状而与导通基板61、62层叠地配置。另外，外部连接端子25的连接可以与外部连接端子23、24相同。也可以根据电路的种类等采用其他合适的布线形状、连接形态。

[第四实施方式]

在第一实施方式～第三实施方式中，列举在从半导体模块10延伸出的外部连接端子安装导通基板的情况进行说明。在第四实施方式中，使用图23对在半导体模块内连接的导通基板进行说明。图23是第四实施方式的半导体模块的截面图。应予说明，对图23的半导体模块10a所含的构成中的与已说明的半导体模块10等所含的构成相同的构成标注相同的符号，省略其说明。另外，半导体模块10a具有与半导体模块10同样的功能。

半导体模块10a具有第一半导体元件14～第四半导体元件17、对该第一半导体元件14～第四半导体元件17进行封装的封装部30、在封装部30内与第一半导体元件14～第四半导体元件17和第一电路板12a、第二电路板12b电连接的导电柱19、20和外部连接端子21a、21b、22a、22b、23、24、25。应予说明，在图23中，外部连接端子21b、22b省略图示。另外，半导体模块10a具备在水平方向并排配置的第一绝缘基板11a和第二绝缘基板11b。在第一绝缘基板11a的上表面配置有第一电路板12a，在背面配置有具有同样厚度的金属板13。另外，在第二绝缘基板11b的上表面配置有第二电路板12b，在背面配置有具有同样厚度的金属板13。此外，在第一绝缘基板11a和第二绝缘基板11b的上表面配置有多个第三电路板。另外，如图2所示，金属板13从封装部30的背面露出。

在这样的第一电路板12a和第二电路板12b的上方隔着绝缘基板74设置导通基板71、72，并用封装部30进行封装。应予说明，导通基板71、72和绝缘基板74与图18的导通基板61、62、63和绝缘纸64同样地为平板状。

在半导体模块10a的导电柱19、20安装导通基板71、72时，使安装有导通基板71的导电柱19、20的另一端部(前端面)比安装有导通基板72的导电柱20的另一端部(前端面)高。另外，导通基板71在与安装于导通基板72的导电柱19、20对应的区域形成有上部开口71a。导通基板72分别形成有供安装于导通基板71的导电柱19、20不接触地插通的下部开口72a。

另外，在导通基板71、72的与第一电路板12a、第二电路板12b对置的这一侧的主面，与第三实施方式同样地形成有端子孔41，且连接有导电柱19、20。另外，在导通基板71的该主面的相反侧的主面形成有端子孔41，且连接有外部连接端子21a、22a。该端子孔41在图23中示出与图5a的情况同样的形状。不限于此，图23所示的导通基板71、72和导电柱19、20可以与第三实施方式同样地使用第一实施方式的图5b～图11所示的结构。应予说明，导通基板71、72和绝缘基板74形成有供外部连接端子23、24、25插通的贯通孔。

如图23所示，绝缘基板74在与端子孔41对应的区域形成有贯通孔。绝缘基板74的贯通孔比端子孔41大。优选绝缘基板74的贯通孔比导电柱19、20的外径大。另外，上部开口71a和下部开口72a形成于包含绝缘基板74的所有贯通孔的区域。优选绝缘基板74的贯通孔比上部开口71a和下部开口72a小。由此，充分确保相对于导电柱19、20的沿面距离。

另外，在半导体模块10a中，与图21所示的情况同样地，安装于导通基板72的导电柱19、20可以插通导通基板72的端子孔41，其前端面位于比导通基板71的正面靠下的位置。应予说明，导电柱19、20还被焊料固定于端子孔41。此时，上部开口71a和下部开口72a分别相对于导电柱19、20保持足够距离。由此，充分确保相对于导电柱19、20的沿面距离。

此外，在半导体模块10a中，与图22所示的情况同样地，导通基板71、72可以呈包含接合有导电柱19、20的位置的区域向上部开口71a和下部开口72a侧凹陷的形状。另外，凹陷的形状形成于导通基板71和导通基板72的至少任一方即可。另外，安装于导通基板71的导电柱19、20的前端面可以比安装于导通基板72的导电柱19、20的前端面高。

应予说明，在图23中，只不过列举了外部连接端子21a、22a与导通基板71连接的情况。外部连接端子21a、22a可以与图3的半导体模块10同样地与第三电路板连接。另外，将主电路的导线和信号导线作为导通基板71、72，但不限于此。另外，在图23中，列举了由导通基板71、72这两层和中间的绝缘纸74构成的情况进行说明。不限于此，也可以是导通基板71、72与绝缘板一体化的印刷电路基板。此时的印刷电路基板可以通过第二实施方式中说明的方法与导电柱19、20连接。另外，导通基板不限于两层，也可以是单层或三层以上的多层的构成。