一种封装方法及芯片与流程

1.本申请涉及芯片封装技术领域，尤其涉及一种封装方法及芯片。


背景技术：

2.随着科技的进步，芯片的使用越来越广泛，而为了免受外界对芯片的损害及散热方面的考虑，需对芯片进行封装，而封装基板是芯片封装的重要组成部分，在基板上进行电路设计，以实现芯片与外界的信号传输，现有技术中，在对芯片进行封装时，为实现特定功能，在芯片周围排布元件，如为起到滤波作用需在芯片周围排布无源被动电容器件，而芯片周围的这些元件通常排布在芯片贴片区域的周围及基板背面，需避开底填胶扩散区域以及散热盖贴片区域，这样，导致在电路设计中，基板上布线较为复杂。


技术实现要素：

3.有鉴于此，本申请实施例提供一种封装方法及芯片，便于降低基板布线的复杂度。
4.第一方面，本申请实施例提供一种封装方法，包括：将目标芯片及其对应的周边元件通过牺牲层设置在载片上；在所述载片上，对所述目标芯片及其对应的周边元件进行塑封，得到塑封体；对所述塑封体中的所述目标芯片及其对应的周边元件进行布线互连。
5.根据本申请实施例的一种具体实现方式，所述将目标芯片及其对应的周边元件通过牺牲层设置在载片上包括：在所述载片上设置胶膜；将所述目标芯片及其对应的周边元件的焊盘所在面朝下，分别设置在所述胶膜上的预设位置。
6.根据本申请实施例的一种具体实现方式，所述周边元件包括无源元件；所述将所述目标芯片及其对应的周边元件的焊盘所在面朝下，分别设置在所述胶膜上的预设位置包括：在所述载片上所述无源元件的焊盘对应的位置上，淀积预设金属；将所述无源元件通过焊盘焊接在所述预设金属上；将所述目标芯片的焊盘所在面朝下，设置在所述目标芯片在所述载片的对应位置上。
7.根据本申请实施例的一种具体实现方式，所述周边元件还包括高带宽存储器hbm器件；在所述载片上所述无源元件的焊盘对应的位置上，淀积预设金属之后，所述方法还包括：将所述hbm器件的焊盘所在面朝下，设置在所述hbm器件在所述载片的对应位置上。
8.根据本申请实施例的一种具体实现方式，在所述载片上，对所述目标芯片及其对应的周边元件进行塑封，得到塑封体之后，对所述塑封体中的所述目标芯片及其对应的周边元件进行布线互连之前，所述方法还包括：从所述载片上剥离所述塑封体。
9.根据本申请实施例的一种具体实现方式，所述对所述塑封体中的所述目标芯片及其对应的周边元件进行布线互连包括：翻转所述塑封体，以使所述目标芯片的焊盘和所述周边元件的焊盘朝上并露出所述塑封体；依照电路设计，在所述目标芯片和所述周边元件之间进行金属互连。
10.根据本申请实施例的一种具体实现方式，所述依照电路设计，在所述目标芯片和所述周边元件之间进行金属互连之后，所述方法还包括：分别在所述目标芯片的焊盘和所
述周边元件的焊盘上制作凸点。
11.根据本申请实施例的一种具体实现方式，所述从所述载片上剥离所述塑封体之前，所述方法还包括：对所述塑封体减薄至露出所述目标芯片的上表面。
12.本申请实施例还提供一种封装方法，包括：按照目标芯片及其对应的周边元件的布局布线规划，通过牺牲层将所述目标芯片与所述周边元件之间的金属互连线设置在载片上；按照所述布局布线规划，将目标芯片及其对应的周边元件设置在所述牺牲层上，与所述金属互连线电连接；在所述载片上，对所述目标芯片及其对应的周边元件进行塑封，得到塑封体。
13.根据本申请实施例的一种具体实现方式，所述按照所述布局布线规划，将目标芯片及其对应的周边元件设置在所述牺牲层上，与所述金属互连线电连接，包括：按照所述布局布线规划，将目标芯片上的凸点所在面朝下设置在所述牺牲层上，与所述金属互连线电连接；所述周边元件与所述金属互连线电连接。
14.根据本申请实施例的一种具体实现方式，所述周边元件包括高带宽存储器hbm器件；所述周边元件与所述金属互连线电连接，包括：所述hbm器件上的凸点分别与所述金属互连线电连接。
15.根据本申请实施例的一种具体实现方式，在所述载片上，对所述目标芯片及其对应的周边元件进行塑封，得到塑封体之后，所述方法，还包括：从所述载片上剥离所述塑封体。
16.根据本申请实施例的一种具体实现方式，在从所述载片上剥离所述塑封体之后，所述方法，还包括：分别在所述目标芯片的焊盘和所述周边元件的焊盘上制作凸点。
17.第二方面，本申请实施例提供一种芯片，所述芯片使用上述任一实现方式所述的封装方法封装而成。
18.本申请的实施例提供的封装方法及芯片，通过将目标芯片及其对应的周边元件通过牺牲层设置在载片上，并在载片上，对目标芯片及其对应的周边元件进行塑封，得到塑封体，对塑封体中的目标芯片及其对应的周边元件进行布线互连，由于对塑封体中的目标芯片及其对应的周边元件进行布线互连，这样，在基板中的电路布线，可不设置芯片及其对应的周边元件之间的连接关系，便于降低基板布线的复杂度。
附图说明
19.为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
20.图1为本申请一实施例提供的封装方法的流程示意图；
21.图2为本申请又一实施例提供的封装方法的流程示意图；
22.图3a为本申请一实施例的载片与高温胶膜的结构示意图；
23.图3b为本申请一实施例的载片、高温胶膜与镍钯金铝片的结构示意图；
24.图3c为本申请一实施例的载片、高温胶膜、镍钯金铝片与芯片周边元器件的结构示意；
25.图3d为本申请一实施例的封装前的示意图；
26.图3e为本申请一实施例的封装后的剖面图；
27.图3f为图3e减薄后的剖面图；
28.图3g为本申请一实施例的与载片剥离后重布线的塑封体的示意图；
29.图3h为本申请一实施例的植入凸点的示意图；
30.图3i为本申请一实施例的植入凸点后的俯视示意图；
31.图3j为本申请一实施例的芯片封装后的示意图；
32.图4a为本申请又一实施例的载片与高温胶膜的结构示意图；
33.图4b为本申请又一实施例的载片、高温胶膜与镍钯金铝片的结构示意图；
34.图4c为本申请又一实施例的载片、高温胶膜、镍钯金铝片与芯片周边元器件的结构示意；
35.图4d为本申请又一实施例的安装芯片后的示意图；
36.图4e为在图4d中安装hbm后的示意图；
37.图4f为本申请又一实施例的封装后的剖面图；
38.图4g为图4f减薄后的剖面图；
39.图4h为本申请又一实施例的与载片剥离后重布线的塑封体的示意图；
40.图4i为本申请又一实施例的植入凸点的示意图；
41.图4j为本申请又一实施例的植入凸点后的俯视示意图；
42.图4k本申请又一实施例的芯片封装后的示意图；
43.图5为本申请又一实施例提供的封装方法的流程示意图；
44.图6a为本申请一实施例的在载片上布线的示意图；
45.图6b为本申请一实施例的安装有芯片及其周边元件的示意图；
46.图6c为本申请一实施例的塑封后的示意图；
47.图6d为本申请一实施例的剥离塑封体后植入凸点的示意图；
48.图6e为本申请一实施例的板级扇出集成体的俯视图；
49.图7a为本申请一实施例的在板级载片上布线的示意图；
50.图7b为本申请一实施例的安装有芯片及其周边元件的示意图；
51.图7c为本申请一实施例的塑封后的示意图；
52.图7d为本申请一实施例的剥离塑封体后植入凸点的示意图；
53.图7e为本申请一实施例的板级扇出集成体的俯视图。
具体实施方式
54.下面结合附图对本申请实施例进行详细描述。
55.应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
56.现有的cpu的封装流程为：芯片来料检查
→
基板来料检查
→
被动器件表面组装技术(smt，surface mounted technology)
→
芯片倒装焊
→
回流
→
底填
→
散热胶
→
散热盖黑胶
→
贴散热盖，在cpu封装中，起到滤波作用的被动电容器件是整个电路中目前无法避免的
器件，在现有的封装流程中，被动器件与芯片不作集成分开放置，被动器件需要避开芯片贴片区域，底填胶扩散区域以及散热盖贴片区域并裸露在空气中无包裹保护，这种封装方式涉及规则原因整体封装面积较大，整体封装尺寸无法缩小，基板叠层布线复杂，裸露在外的被动器件在铟片球栅阵列封装(bga，ball grid array package)封装中，铟片回流时的溅射易造成被动器件短路。
57.而随着gpu显卡芯片的高速发展，产业界对于信息的传输速度的要求也越来越高，传统的gpu芯片搭配第五版图形用双倍数据传输率存储器(gddr5，graphics double data rate，version 5)，已经逐渐不能满足产业界对于传输速度的要求，因此有gpu的系统级芯片(soc，system
‑
on
‑
chip)搭配高带宽存储器(hbm，high bandwidth memory)芯片的2.5d封装逐渐成熟起来并已经在部分gpu型号中开始使用。现有的2.5d封装中，通过硅转接板技术将gpu soc与hbm连接起来后，作为一个封装体去做后续的封装工艺。2.5d封装将gpu soc芯片与hbm芯片通过硅转接板连接封装后，做后续的与被动器件、基板做封装，此种封装形式需要大面积的硅转接板做互联，因为硅转接板的存在，所有soc出去的信号都需要通过tsv技术过孔连接hbm及基板，增加了封装整体的尺寸与厚度，而硅转接板的加工费用非常昂贵，增加了封装加工成本，并且整个2.5d封装流程非常复杂，整体封装时间较长，整体的封装尺寸也很难缩小。
58.有鉴于此，发明人在研究中发现，可通过将芯片与被动器件做晶圆级或板级集成后重新布线扇出，降低基板走线的复杂度，集成扇出面积可自由控制，包裹被动器件后解决铟片散热bga封装中的溅射短路问题。
59.为使本领域技术人员更好地理解本申请实施例的技术构思、实施方案和有益效果，下面通过具体实施例进行详细说明。
60.本申请的实施例提供了一种封装方法，便于降低基板布线的复杂度。
61.图1为本申请一实施例提供的封装方法的流程示意图，如图1所示，本实施例的封装方法，可以包括：
62.s101、将目标芯片及其对应的周边元件通过牺牲层设置在载片上。
63.目标芯片可为待封装的芯片；目标芯片可为芯片裸片；元件可包括电容、电阻、晶体管以及其中的任意一种组合，等等，还可包括与目标芯片相连实现特定功能的芯片以及寄存器、存储器等等。
64.载片可为金属载片，也可为玻璃载片。载片的横截面形状可为圆形，也可为长方形或正方形。
65.牺牲层可为方便将目标芯片及其周边元件放置于载片上、以及能方便将载片与目标芯片及周边元件构成的整体分离的辅助层。在一个例子中，牺牲层可为胶膜。
66.s102、在载片上，对目标芯片及其对应的周边元件进行塑封，得到塑封体。
67.可采用塑料、陶瓷、玻璃、金属等材料对目标芯片及其对应的周边元件进行塑封，从而得到塑封体。
68.塑封体可包括塑封材料、目标芯片及其对应的周边元件。
69.s103、对塑封体中的目标芯片及其对应的周边元件进行布线互连。
70.按照实际设计中，目标芯片与周边元件的连接关系，对目标芯片及其对应的周边元件进行布线，使目标芯片及其对应的周边元件互连。
71.本实施例，将目标芯片及其对应的周边元件通过牺牲层设置在载片上，并在载片上，对目标芯片及其对应的周边元件进行塑封，得到塑封体，对塑封体中的目标芯片及其对应的周边元件进行布线互连，由于对塑封体中的目标芯片及其对应的周边元件进行布线互连，这样，在基板中的电路布线，可不设置芯片及其对应的周边元件之间的连接关系，便于降低基板布线的复杂度，避免了现有的封装技术中，芯片周边的元件需避开芯片贴片区域、底填胶扩散区域以及散热盖贴片区域，造成的基板布线设计较为复杂的问题，此外，芯片及其周边的元件被塑封为一个整体，避免芯片周边的元件外露，在后续的组装过程中不会发生溅射造成的周边元件短路，并且，扇出面积可以依据整体封装尺寸做调整，同时由于无芯片及其周边元件裸露在外，能够提高产品的可靠性。
72.本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的将目标芯片及其对应的周边元件通过牺牲层设置在载片上(s101)包括：
73.s101a、在载片上设置胶膜。
74.胶膜可为耐高温胶膜。
75.s101b、将目标芯片及其对应的周边元件的焊盘所在面朝下，分别设置在胶膜上的预设位置。
76.焊盘也可称为pad，可为用于实现焊接的部件。目标芯片的焊盘可为实现与目标芯片之外的器件的连接而设置的焊接部件，芯片对应的周边元件的焊盘也可为实现与周边元件之外的器件的连接而设置的焊接部分。可以理解的是，焊盘可直接与外部器件进行焊接，也可通过其它部件与外部器件实现焊接。
77.预设位置可为规划的、目标芯片及其对应的周边元件在胶膜上的位置，该规划可规定目标芯片及对应的周边元件之间的相对位置关系。
78.在一些例子中，周边元件包括无源元件；将目标芯片及其对应的周边元件的焊盘所在面朝下，分别设置在所述胶膜上的预设位置(s101b)包括：
79.步骤1、在载片上无源元件的焊盘对应的位置上，淀积预设金属。
80.无源元件可包括电阻类、电感类和电容类元件，无源元件的特点是在电路中无需加电源即可在有信号时工作。金属可为镍钯金铝片；预设金属的大小可适用于无源元件的正负极端子的大小，厚度可满足塑封料底部填充需求。
81.可使用制程机、在一定的温度下，将预设金属淀积在载片上，该预设金属在载片上的位置与无源元件的焊盘在载片上的位置对应。
82.步骤2、将无源元件通过焊盘焊接在预设金属上。
83.通过钢网方式将预设金属刷锡膏后，把无源元件贴在预设金属上，完成后通过回流焊接工艺将无源元件与预设金属进行焊接。
84.步骤3、将目标芯片的焊盘所在面朝下，设置在目标芯片在载片的对应位置上。
85.可按照规划，将目标芯片设置在载片上对应的位置，且目标芯片的焊盘所在面朝下。
86.在又一些例子中，周边元件还包括高带宽存储器hbm器件；
87.在所述载片上所述无源元件的焊盘对应的位置上，淀积预设金属(步骤1)之后，所述方法还包括：
88.步骤4、将hbm器件的焊盘所在面朝下，设置在hbm器件在载片的对应位置上。
89.在实际使用中，当芯片为gpu显示芯片时，为满足传输速度的要求，gpu soc芯片可搭配高带宽存储器(hbm：high bandwidth memory)。
90.可按照规划，将hbm器件在载片的对应位置上，且hbm器件的焊盘所在面朝下设置。
91.可以理解的是，步骤4所述的过程可处于步骤1之后的任一位置，即可处于步骤1和步骤2之间，也可处于步骤2和步骤3之间，还可处于步骤3之后。
92.图2为本申请又一实施例提供的封装方法的流程示意图，如图2所示，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的在所述载片上，对所述目标芯片及其对应的周边元件进行塑封，得到塑封体(s102)之后，所述对所述塑封体中的所述目标芯片及其对应的周边元件进行布线互连(s103)之前，所述方法还包括：
93.s104、从载片上剥离塑封体。
94.可通过拆键合的方法，使塑封体与载片分离。
95.为了便于后续的散热工艺实施，在从载片上剥离塑封体之前，所述方法，还包括：对塑封体减薄至露出所述目标芯片的上表面。
96.目标芯片在工作过程中会产生热量使目标芯片温度升高，而温度过高会影响目标芯片的正常运行，为此，在设计时，需考虑目标进行散热。对塑封体减薄至露出所述目标芯片的上表面，可通过目标芯片的上表面进行散热工艺处理。
97.将塑封体从载片上剥离，便于对塑封体进一步的加工处理，进一步地，对塑封体中的目标芯片及其对应的周边元件进行布线互连(s103)包括：
98.s103a、翻转塑封体，以使所述目标芯片的焊盘和所述周边元件的焊盘朝上并露出所述塑封体。
99.在翻转塑封体之前，目标芯片的焊盘和周边元件的焊盘所在面朝下，通过翻转塑封体，使目标芯片的焊盘和周边元件的焊盘所在面朝上，并露出塑封体中的芯片和周边的元件。
100.s103b、依照电路设计，在目标芯片和周边元件之间进行金属互连。
101.依照电路设计，将目标芯片和周边的元件进行连接。
102.在一个例子中的封装方法，步骤103b之后，还包括：
103.步骤105、分别在所述目标芯片的焊盘和所述周边元件的焊盘上制作凸点。
104.凸点可用于将目标芯片和周边元件与外部其它器件进行连接。在一个例子中，将铜凸块或锡球植入目标芯片的焊盘和周边元件的焊盘的开口中。
105.本实施例，通过分别在所述目标芯片的焊盘和所述周边元件的焊盘上制作凸点，便于后续将目标芯片和周边元件与其它器件的组装连接。
106.为了提高效率，可在载片上放置多组目标芯片及其对应的周边元件，每组目标芯片及其对应的周边元件与其它各组目标芯片及其周边元件相互独立，可将各组目标芯片及其对应的周边元件按照上述实施例的方法进行。
107.在上述实施例的基础上，可依照最终散热需求选择是否在塑封体背面做背金工艺，如不需背金，可直接将塑封体做切割，以得到将每组芯片及其周边元件的集成体。
108.下面以两个具体实施例，对本申请实施例的实施进行详细说明。
109.具体实施例一：
110.cpu封装技术通过将芯片及其周边元件做晶圆级或板级集成后重新布线扇出，作
为一个封装整体去做后续的组装工序。其中的晶圆级集成可指将多组芯片及其对应的周边元件放置于具有圆形截面的载片上进行封装，板级集成可指将多组芯片及其对应的周边元件放置于具有正方形或长方形截面的载片上进行封装。每组目标芯片及其对应的周边元件与其它各组目标芯片及其周边元件相互独立。
111.图3a为本申请一实施例的载片与高温胶膜的结构示意图；图3b为本申请一实施例的载片、高温胶膜与镍钯金铝片的结构示意图；图3c为本申请一实施例的载片、高温胶膜、镍钯金铝片与芯片周边元器件的结构示意；图3d为本申请一实施例的封装前的示意图；图3e为本申请一实施例的封装后的剖面图；图3f为图3e减薄后的剖面图；图3g为本申请一实施例的与载片剥离后的塑封体的示意图；图3h为本申请一实施例的植入凸点的示意图；图3i为本申请一实施例的植入凸点后的示意图；图3j本申请一实施例的芯片封装后的示意图。上述图3a至图3j所示的过程构成本实施例封装方法的工艺流程示意图。
112.具体的工艺步骤如下：
113.(1)准备12寸金属载片1，在金属载片上贴耐高温胶膜2。
114.载片也可为玻璃载片，本实施例以金属载片进行说明。
115.(2)选择大小适用于芯片周边的元件正负极端子大小的镍钯金铝片3，铝片厚度应满足塑封料底部填充需求，按照设计矩阵，镍钯金层朝上，贴到耐高温胶膜2上。
116.在载片上欲设置多组芯片及其周边的元件，那么芯片及周围的元件在载片上的位置也是设计好的，本实施例中，按照设计矩阵将镍钯金铝片贴到耐高温胶膜。
117.(3)将镍钯金铝片3通过钢网方式刷锡膏后，把芯片周围的元件4贴至镍钯金铝片3上，完成后通过回流焊接的方式将芯片周围的元件4与镍钯金铝片3进行焊接。
118.(4)将cpu soc芯片5完成晶圆切单后，按照设计矩阵，电路面朝下贴至耐高温胶膜2上。
119.cpu soc芯片5为芯片裸片，即待封装的芯片。在cpu soc芯片5上刻蚀有电路，将电路面朝下贴至耐高温胶膜上。
120.(5)使用晶圆级塑封，将芯片及其周围元件一起包裹，作为整个塑封体，如图3e。
121.(6)将塑封体做减薄至漏芯片上表面，以便于后续的散热工艺。
122.(7)将金属载片做拆键合与塑封体分离后，将塑封体翻转，漏出芯片表面的铝pad及芯片周围元件的贴片铝pad，依照电路设计将芯片及其周围的元件进行布线连接。
123.由于载片为具有圆形截面的载片，且本实施例中的载片上有多组芯片及其周围的元件，因此该塑封体可称为晶圆级塑封体。
124.(8)布线完成后，在塑封体中的芯片及其周围的元件上做凸点工艺，将铜凸块或是锡球植入对应pad开口中，方便后续组装的电路连接。
125.(9)可依照最终散热需求选择是否在晶圆级塑封体背面做背金工艺，如不需背金，可直接将晶圆级塑封体做晶圆切割，将扇出集成体分割开来。
126.切单后的扇出塑封体中，芯片及其周围的元件被塑封料塑封为一个整体，避免被动器件外露，在后续的组装过程中不用考虑溅射造成的被动器件短路，经过晶圆级布线后，降低基板布线复杂度，扇出面积可以依据整体封装尺寸做调整。
127.cpu封装方案将现有的芯片周围的元件裸露的设计变成整体扇出集成，将芯片及其周边的元件整体封装扇出，避免在铟片bga封装中溅射造成的被动器件短路，同时，避开
了周边元件排布的设计规则，扇出面积可依据设计及可靠性需求调整，晶圆扇出的晶圆级重布线使基板叠层布线简化，降低整体封装尺寸，降低基板叠层数量，降低整体封装成本，同时没有芯片及周边元件裸露在外，能够提高封装的可靠性。
128.具体实施例二：
129.图4a为本申请又一实施例的载片与高温胶膜的结构示意图；图4b为本申请又一实施例的载片、高温胶膜与镍钯金铝片的结构示意图；图4c为本申请又一实施例的载片、高温胶膜、镍钯金铝片与芯片周边元器件的结构示意；图4d为本申请又一实施例的安装芯片后的示意图，图4e为在图4d中安装hbm后的示意图；图4f为本申请又一实施例的封装后的剖面图；图4g为图4f减薄后的剖面图；图4h为本申请又一实施例的与载片剥离后的塑封体的示意图；图4i为本申请又一实施例的植入凸点的示意图；图4j为本申请又一实施例的植入凸点后的示意图；图4k本申请又一实施例的芯片封装后的示意图。上述图4a至图4k所示的过程构成本实施例封装方法的工艺流程示意图。
130.gpu封装技术通过将gpu soc芯片与所需要的hbm及周围元件做晶圆级或板级集成后重新布线扇出，作为一个封装整体去做后续的组装工序。具体的工艺步骤如下：
131.(1)准备12寸金属，在金属上贴耐高温胶膜。
132.(2)将大小适用于被动器件正负极端子大小的镍钯金铝片，铝片厚度应满足塑封料底部填充需求，按照设计矩阵，镍钯金层朝上，贴到耐高温胶膜上。
133.(3)将镍钯金铝片通过钢网方式刷锡膏后，把被动器件贴至镍钯金铝片上，完成后通过回流焊接的方式将被动器件与镍钯金铝片进行焊接。
134.(4)将gpu soc芯片完成晶圆切单后，按照设计矩阵，电路面朝下贴至耐高温胶膜上。
135.(5)将不带凸点(bump)的hbm按照设计矩阵，电路面朝下贴至耐高温胶膜上。
136.(6)使用晶圆级塑封，将被动器件与芯片一起包裹，作为整个塑封体。
137.(7)将塑封体做减薄至漏芯片上表面以便于后续的散热工艺。
138.(8)将金属或玻璃载体做拆键合与塑封体分离后，将塑封体翻转，漏出芯片表面铝pad及被动器件贴片铝pad，依照电路设计做重新布线。
139.(9)重新布线完成后，在晶圆上做凸点工艺，将铜凸块或是锡球植入对应pad开口中，方便后续组装的电路连接。
140.(10)可依照最终散热需求选择是否在晶圆级塑封体背面做背金工艺，如不需背金，可直接将晶圆级塑封体做晶圆切割，将扇出集成体分割开来。
141.切单后的扇出塑封体中，被动器件与芯片被塑封料塑封为一个整体，避免被动器件外露，在后续的组装过程中不用考虑溅射造成的被动器件短路，经过晶圆级重布线后，降低基板布线复杂度，扇出面积可以依据整体封装尺寸做调整。
142.gpu封装方案中，将gpu soc芯片与所需求的hbm芯片及芯片周边的元件作为一个整体做晶圆级扇出，因为没有硅转接板，所以整体封装厚度得到有效的控制，同时避开了周边元件排布的设计规则，扇出面积可依据设计及可靠性需求调整，晶圆扇出的晶圆级重布线使相对应基板的叠层布线简化，降低整体的封装尺寸，降低基板叠层数量，降低整体的封装成本，同时无芯片及其周边元件裸露在外，能够提高封装的可靠性。
143.图5为本申请又一实施例提供的封装方法的流程示意图，如图5所示，本实施例的
封装方法，可以包括：
144.s201、按照目标芯片及其对应的周边元件的布局布线规划，通过牺牲层将所述目标芯片与所述周边元件之间的金属互连线设置在载片上。
145.布局布线规划可包括目标芯片及其对应的周边元件在载片上的相对位置、目标芯片及其对应的周边元件的连接关系。
146.目标芯片可为待封装的芯片；目标芯片可为芯片裸片；元件可包括电容、电阻、晶体管以及其中的任意一种组合，等等，还可包括与目标芯片相连实现特定功能的芯片以及寄存器、存储器等等。
147.载片可为金属载片，也可为玻璃载片。载片的横截面形状可为圆形，也可为长方形或正方形。
148.牺牲层可为方便将目标芯片及其周边元件放置于载片上、以及能方便将载片与目标芯片及周边元件构成的整体分离的辅助层。在一个例子中，牺牲层可为胶膜。
149.金属互连线用于连接目标芯片与周边元件。
150.s202、按照布局布线规划，将目标芯片及其对应的周边元件设置在牺牲层上，与金属互连线电连接。
151.在一个例子中，可在目标芯片上制作凸点，按照布局布线规划，将目标芯片上的凸点与金属互连线的对应位置相连，也可将周边元件按照布局布线规划放置于金属互连线的对应位置。
152.s203、在载片上，对目标芯片及其对应的周边元件进行塑封，得到塑封体。
153.可采用塑料、陶瓷、玻璃、金属等材料对目标芯片及其对应的周边元件进行塑封，从而得到塑封体。
154.塑封体可包括塑封材料、目标芯片及其对应的周边元件。
155.本实施例，按照目标芯片及其对应的周边元件的布局布线规划，通过牺牲层将目标芯片与周边元件之间的金属互连线设置在载片上，再按照布局布线规划，将目标芯片及其对应的周边元件设置在牺牲层上，与金属互连线电连接，最后，在载片上，对目标芯片及其对应的周边元件进行塑封，得到塑封体，由于在塑封体中，已将目标芯片及其对应的周边元件进行布线互连，这样，在基板中的电路布线，可不设置芯片及其对应的周边元件之间的连接关系，便于降低基板布线的复杂度，避免了现有的封装技术中，芯片周边的元件需避开芯片贴片区域、底填胶扩散区域以及散热盖贴片区域，造成的基板布线设计较为复杂的问题，此外，芯片及其周边的元件被塑封为一个整体，避免芯片周边的元件外露，在后续的组装过程中不会发生溅射造成的周边元件短路，并且，扇出面积可以依据整体封装尺寸做调整，同时由于无芯片及其周边元件裸露在外，能够提高产品的可靠性。
156.本申请一个实施例中，与上述实施例基本相同，不同之处在于，按照布局布线规划，将目标芯片及其对应的周边元件设置在所述牺牲层上，与所述金属互连线电连接(s202)，包括：
157.按照所述布局布线规划，将目标芯片上的凸点所在面朝下设置在所述牺牲层上与所述金属互连线电连接，所述周边元件与所述金属互连线电连接。
158.为了方便与金属互连线可靠连接，在目标芯片上制作凸点，该凸点可在晶圆上制作。在一个例子中，将铜凸块或锡球植入目标芯片的焊盘和周边元件的焊盘的开口中。
159.在又一个例子中，周边元件包括高带宽存储器hbm器件；所述周边元件与所述金属互连线电连接，包括：
160.所述hbm器件上的凸点与所述金属互连线电连接。
161.在实际使用中，当芯片为gpu显示芯片时，为满足传输速度的要求，gpu soc芯片可搭配高带宽存储器(hbm：high bandwidth memory)。
162.可以理解的是，hbm器件可带有凸点。
163.本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的封装方法，在载片上，对目标芯片及其对应的周边元件进行塑封，得到塑封体之后，所述方法，还包括：
164.s204、从载片上剥离塑封体。
165.可通过拆键合的方法，使塑封体与载片分离。
166.为了便于后续的散热工艺实施，在从载片上剥离塑封体之前，所述方法，还包括：对塑封体减薄至露出所述目标芯片的上表面。
167.目标芯片在工作过程中会产生热量使目标芯片温度升高，而温度过高会影响目标芯片的正常运行，为此，在设计时，需考虑目标进行散热。对塑封体减薄至露出所述目标芯片的上表面，可通过目标芯片的上表面进行散热工艺处理。
168.在一个例子中的封装方法，步骤s104之后，还包括：
169.步骤105、分别在所述目标芯片的焊盘和所述周边元件的焊盘上制作凸点。
170.凸点可用于将目标芯片和周边元件与外部其它器件进行连接。在一个例子中，将铜凸块或锡球植入目标芯片的焊盘和周边元件的焊盘的开口中。
171.本实施例，通过分别在所述目标芯片的焊盘和所述周边元件的焊盘上制作凸点，便于后续将目标芯片和周边元件与其它器件的组装连接。
172.为了提高效率，可在载片上放置多组目标芯片及其对应的周边元件，每组目标芯片及其对应的周边元件与其它各组目标芯片及其周边元件相互独立，可将各组目标芯片及其对应的周边元件按照上述实施例的方法进行。
173.在上述实施例的基础上，可依照最终散热需求选择是否在塑封体背面做背金工艺，如不需背金，可直接将塑封体做切割，以得到将每组芯片及其周边元件的集成体。
174.下面以两个具体实施例，对本申请实施例的实施进行详细说明。
175.具体实施例一：
176.本实施例的cpu封装中将玻璃载片的形状更改为方形设计的玻璃载片，晶圆级扇出集成更改为板级扇出集成，增大贴片数量，提高产出。
177.图6a为本申请一实施例的在载片上布线的示意图；图6b为本申请一实施例的安装有芯片及其周边元件的示意图；图6c为本申请一实施例的塑封后的示意图；图6d为本申请一实施例的植入凸点的示意图；图6e为本申请一实施例的板级扇出集成体的俯视图。上述图6a至图6d所示的过程为本实施例的封装方法的工艺流程示意图。
178.(1)将原始cpu soc晶圆上先做凸点(bumping)工艺，将cpu soc晶圆切单。
179.(2)在玻璃载片上先做重布线，完成后考虑可实现性，先将芯片周围的元件按照设计矩阵以表贴安装方式贴到玻璃载片的对应pad上，将切单后的cpu soc具有凸点(bump)的面朝下，按照设计矩阵贴到玻璃载片的对应pad上，然后进行板级整体塑封，得到塑封体。
180.(3)拆键合，使载片与塑封体分开。
181.(4)翻转塑封体做bumping工艺。
182.具体实施例二：
183.gpu封装中将玻璃载片更改为方形设计的玻璃载片，晶圆级扇出集成更改为板级扇出集成，增大贴片数量，提高产出。
184.图7a为本申请一实施例的在载片上布线的示意图；图7b为本申请一实施例的安装有芯片及其周边元件的示意图；图7c为本申请一实施例的塑封后的示意图；图7d为本申请一实施例的植入凸点的示意图；图7e为本申请一实施例的板级扇出集成体的俯视图。上述图7a至图7d所示的过程为本实施例的封装方法的工艺流程示意图。
185.(1)将原始gpu soc晶圆上先做凸点(bumping)工艺，将gpu soc晶圆切单。
186.(2)在玻璃载片上先做重布线，完成后考虑可实现性，先将芯片周边的元件按照设计矩阵以表贴安装的方式贴到玻璃载片的对应pad上，完成后，将切单后的gpu soc带有凸点(bump)的面朝下按照设计矩阵贴到玻璃载片的对应pad上，然后将带凸点的hbm bump面朝下按照设计矩阵贴到玻璃载片对应pad上，然后进行板级整体塑封。
187.(3)拆键合，使载片与塑封体分开。
188.(4)翻转塑封体做bumping工艺。
189.本申请实施例还提供一种芯片，所述芯片使用上述任一实施例提供的封装方法封装而成。
190.需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
191.本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
192.尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
193.为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本申请时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
194.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(read
‑
only memory，rom)或随机存储记忆体(random access memory，ram)等。
195.以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。