一种具有自阻匹配的三维介质腔TSV互连结构

本发明涉及集成电路制造、集成电路封装和微系统封装技术领域，尤其是涉及一种具有自阻匹配的三维介质腔tsv互连结构。

背景技术：

半导体工艺技术的进步以及人们对电子设备越来越高的要求使得集成电路朝着小型化、高密度、低功耗、高速度的方向迅速发展。三维集成电路的垂直互连技术不仅使得系统的集成密度大大提高。随着现代半导体工艺的迅速发展以及人们对高速电子产品的追求，互连线的大幅度缩短以及系统积极的减小都使得集成电路的工作频率显著提高。同时，这也导致集成电路中各种损耗的增加，传输互连系统的行为不再像简单的理想导线，而会呈现出高频效应，像传输线一样把电信号耦合到相邻的器件或者互连系统中，或者是从相邻的器件及互连系统中接收到电信号。这些现象是由于器件或者互连线之间的电磁场相互作用并且引起能量耦合，统称其为串扰。

在高速电路中，串扰现象是非常普遍的，如果不能合理的处理这些串扰，则很可能会破坏集成系统的时序，产生诸如振铃、反射、近端串扰、开关噪声、非单调性、地弹、衰减以及容性负载等，并对互连通道中的信号波形产生坏的影响，进而导致系统的非正常工作，称这些现象为信号完整性问题。随着时钟频率的日益提高，信号完整性问题相应的随之日趋严重，对于时钟频率超过100mhz上升边小于1ns时，信号完整性效应就变得重要了。对于三维立体集成电路而言，高速的信号频率会导致比平面电路更加严峻的信号完整性以及散热等问题。而对高频甚至微波频率范围内的三维集成系统，其内部的各个功能模块的作用及工艺技术不尽相同，因而其对模块间时序的良好转换有着更高的要求，使得信号完整性问题也更为严峻。因此，如何解决由tsv引入的三维高速互连系统中的信号完整性问题成为至关重要的任务。

技术实现要素：

有鉴于此，本发明的目的在于提供一种具有自阻匹配的三维介质腔tsv互连结构，以降低高速三维信号通道中的信号反射问题，进而提高高频信号的传输质量，降低系统的功耗与延迟。

为实现上述目的，本发明采用以下内容：

一种具有自阻匹配的三维介质腔tsv互连结构，包括一上一下设置的顶层介质层和底层介质层，且顶层介质层与底层介质层之间通过半导体硅衬底相连接，顶层介质层与底层介质层之间还具有tsv导体柱介质腔，所述tsv导体柱介质腔中插设有若干个tsv导体柱，所述tsv导体柱的上端贯穿顶层介质层的表面后与一顶层互连线相连接，tsv导体柱的下端贯穿底层介质层的表面后与一底层互连线相连接，其中，tsv导体柱和底层互连线构成顶层互连线的负载，所述顶层互连线为非均匀互连线设计，并且顶层互连线的宽度按照切比雪夫多项式变化。

本发明将所述的自阻匹配三维tsv互连结构的顶层互连线设计为非均匀互连线，即顶层互连线的宽度按照切比雪夫多项式变化，使得其特征阻抗与负载阻抗相匹配，用以降低该三维信号通道中的高速信号反射现象，进而提高高速信号的传输质量，降低高速三维互连系统的功耗与延时。

优选的是，所述顶层互连线的宽度按照切比雪夫多项式的变化规律逐渐减小。

优选的是，该切比雪夫多项式的公式为：tn(x)＝2xtn-1(x)-tn-2(x)。

优选的是，所述tsv导体柱介质腔中插设有三个tsv导体柱，处于两侧的两个tsv导体柱连同顶层互连线、底层互连线一起接地，而处于中间的tsv导体柱连同顶层互连线、底层互连线一起构成信号通道。

优选的是，所述顶层互连线、tsv导体柱以及底层互连线均为金属导体制成。

优选的是，所述顶层互连线、tsv导体柱以及底层互连线可选用铜、铝或者多晶硅导电材料。

优选的是，所述顶层介质层与底层介质层可选用sio2、高分子聚合物bcb绝缘材料。顶层介质层与底层介质层用以实现金属互连线与半导体硅衬底的电学隔离。

优选的是，所述tsv导体柱介质腔可选用玻璃、高分子聚合物bcb、空气绝缘材料。tsv导体柱介质腔用以实现tsv导体柱与半导体硅衬底之间的电学隔离。

本发明的有益效果为：

1、本发明由于在输入端(即顶层互连线)采用了非均匀互连线，该互连线的宽度按照切比雪夫多节阻抗变换器的规律设计，使得tsv以及其所连接的底层互连线所构成的负载能够实现与输入端互连线的阻抗匹配，从而显著降低了高频三维信号通道中所产生的信号反射问题，降低了其高频插入损耗与回路损耗，显著的提高了三维信号的传输质量；

2、本发明通过引入切比雪夫多节变换器，使得由tsv引入的三维高频信号通道中的信号反射大大降低，提高了信号的传输质量，进而降低了高频三维系统的功耗与延迟。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明。

图1是本发明实施例的一种具有自阻匹配的三维介质腔tsv互连结构的剖面图；

图2是本发明实施例的一种具有自阻匹配的三维介质腔tsv互连结构的俯视图；

图3是本发明实施例的一种具有自阻匹配的三维介质腔tsv互连结构的仰视图；

图4是本发明实施例中所涉及的小信号反射理论示意图；

图中，各附图标记为：

1-顶层介质层，2-底层介质层，3-半导体硅衬底，4-tsv导体柱介质腔，5-tsv导体柱，6-顶层互连线，7-底层互连线。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例对本发明做进一步的说明。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

如图1、图2和图3所示，为本发明实施例提供的一种具有自阻匹配的三维介质腔tsv互连结构，包括一上一下设置的顶层介质层1和底层介质层2，且顶层介质层1与底层介质层2之间通过半导体硅衬底3相连接，顶层介质层1与底层介质层2之间还具有tsv导体柱介质腔4，tsv导体柱介质腔4中插设有若干个tsv导体柱5，tsv导体柱5的上端贯穿顶层介质层1的表面后与一顶层互连线6相连接，tsv导体柱5的下端贯穿底层介质层2的表面后与一底层互连线7相连接，其中，tsv导体柱4和底层互连线7构成顶层互连线6的负载，顶层互连线为非均匀互连线设计，并且顶层互连线的宽度按照切比雪夫多项式变化。

其中，顶层互连线的宽度按照切比雪夫多项式的变化规律逐渐减小。

具体的，基于微波工程中的小信号反射理论，如图4所示，这表示多节匹配变换器，该变换器是由n个等长(均衡的)传输线段组成，其反射系数γ的近似表达式能够看成是θ的有限项傅里叶余弦级数，该级数可以写为：

本发明所述的切比雪夫变换器则是通过使γ(θ)与切比雪夫多项式相等的方法设计的。第n阶切比雪夫多项式是用tn(x)表示的n次多项式：

tn(x)＝2xtn-1(x)-tn-2(x)(2)

其中，t0(x)＝1，t1(x)＝x。基于微波工程理论知识，令x＝cosθ，将tn(x)改写为tn(secθmcosθ)的形式，并通过使γ(θ)正比于tn(secθmcosθ)来综合且比雪夫等波纹的通带，此处n是变换器的节数，使用式(1)，可以得到：

在式(3)所表示的级数中，最后一项在n为偶数时为(1/2)γn/2，在n为奇数时为γ(n-1)/2cosθ。通过令θ＝0来求出常数a，于是有：

若在通带内的最大允许反射系数的幅值是γm，则由式(4)可得γm＝|a|，因为在通带内tn(secθmcosθ)的最大值是1，因此，使用式(4)并使用近似值，可确定θm为：

本实施例中，gsg模式的tsv导体柱与底层互连线串联相接，并共同作为位于顶层互连线的负载。因此，负载阻抗zl可表示为zl＝z0tsv+z0rdl2,其中，z0tsv与z0rdl2分别为tsv与底层互连线的特征阻抗。基于以上所述理论，本实施例设计了一个包含切比雪夫阻抗变换器的三维tsv互连结构，其设计目标是为了将负载与顶层互连线进行匹配。可以根据实际需要的最大反射系数与精度要求来选择相应的阻抗匹配器节数，计算出各节点的反射系数γ0、γ1……γn，并进一步计算出所需阻抗变换器的特征阻抗，确定相应阻抗变换器的物理尺寸。保持各节阻抗变换器的高度不变，通过改变其宽度来调节相应的特征阻抗值，以达到所需的阻抗匹配目的。

在本实施例中，tsv导体柱介质腔4中插设有三个tsv导体柱5，处于两侧的两个tsv导体柱连同顶层互连线、底层互连线一起接地，而处于中间的tsv导体柱连同顶层互连线、底层互连线一起构成信号通道。

在本实施例中，顶层互连线6、tsv导体柱5以及底层互连线7均为金属导体制成，具体的，可以选用铜、铝或者多晶硅等导电材料。

在本实施例中，顶层介质层1与底层介质层2可选用sio2、高分子聚合物bcb等绝缘材料。顶层介质层与底层介质层用以实现金属互连线与半导体硅衬底的电学隔离。

在本实施例中，tsv导体柱介质腔4可选用玻璃、高分子聚合物bcb、空气等绝缘材料。tsv导体柱介质腔用以实现tsv导体柱与半导体硅衬底之间的电学隔离。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。