1.一种降低cmos器件漏电的方法，其特征在于，包括：
提供衬底；
在所述衬底内形成第一沟槽和第二沟槽；
向所述第一沟槽和所述第二沟槽内填充氧化物，以形成第一沟槽隔离结构和第二沟槽隔离结构；
刻蚀部分深度的所述第一沟槽隔离结构以形成第三沟槽，所述第三沟槽在剩余的所述第一沟槽隔离结构上方，同时，刻蚀部分深度的所述第二沟槽隔离结构以形成第四沟槽，所述第四沟槽在剩余的所述第二沟槽隔离结构上方；
向所述第三沟槽和所述第四沟槽内填充硅，以形成第三沟槽隔离结构和第四沟槽隔离结构；
在位于所述第三沟槽隔离结构和第四沟槽隔离结构上的所述衬底的表面形成栅极结构；
在所述衬底内形成n型阱区，所述n型阱区覆盖所述第三沟槽隔离结构和第四沟槽隔离结构，并且，所述n型阱区还位于剩余的所述第一沟槽隔离结构和剩余的第二沟槽隔离结构的上方并与其均接触，剩余的所述第一沟槽隔离结构和剩余的第二沟槽隔离结构能阻挡沟道击穿产生的电流。
2.如权利要求1所述的降低cmos器件漏电的方法，其特征在于，向所述第一沟槽和所述第二沟槽填充的氧化物包括二氧化硅。
3.如权利要求1所述的降低cmos器件漏电的方法，其特征在于，在所述衬底内形成第一沟槽和第二沟槽之前，还包括：在所述衬底内形成浅沟槽隔离结构，所述第一沟槽和第二沟槽位于所述浅沟槽隔离结构的同一侧。
4.如权利要求3所述的降低cmos器件漏电的方法，其特征在于，所述第一沟槽和所述第二沟槽的深度均小于所述浅沟槽隔离结构的深度。
5.如权利要求3所述的降低cmos器件漏电的方法，其特征在于，在所述衬底内形成第一沟槽和第二沟槽之前，在所述衬底内形成浅沟槽隔离结构之后，还包括：在所述衬底表面形成牺牲氧化层，所述牺牲氧化层覆盖所述衬底的表面。
6.如权利要求5所述的降低cmos器件漏电的方法，其特征在于，刻蚀所述牺牲氧化层形成第一沟槽和第二沟槽。
7.如权利要求6所述的降低cmos器件漏电的方法，其特征在于，所述第三沟槽隔离结构和第四沟槽隔离结构的表面和所述牺牲氧化层表面齐平。
8.如权利要求1所述的降低cmos器件漏电的方法，其特征在于，在所述衬底上形成栅极结构的方法包括：
在所述衬底表面形成栅氧化物层；
在所述栅氧化物层上形成栅极，以及覆盖所述栅极两侧的侧墙。
9.如权利要求1所述的降低cmos器件漏电的方法，其特征在于，在所述衬底上形成栅极结构之前，还包括：在所述衬底内形成p型阱区，所述栅极结构位于所述p型阱区上方的衬底的表面上。
10.如权利要求9所述的降低cmos器件漏电的方法，其特征在于，所述n型阱区位于所述p型阱区内。