半导体装置及其制造方法与流程

本发明的实施例总体涉及半导体领域，更具体地，涉及半导体装置及其制造方法。

背景技术：

半导体装置用于多种电子设备中，诸如手机、笔记本电脑、台式机、平板电脑、手表、游戏系统以及其他各种工业、商业和消费性电子产品。半导体装置通常包括半导体部分和与半导体部分相邻形成的隔离部分。浅沟槽隔离(sti)已成为半导体器件中的重要隔离技术。sti的目的之一是防止载流子，诸如电子或电子空穴，在两个相邻的半导体元件之间漂移。

技术实现要素：

本发明的实施例提供了一种形成半导体装置的方法，包括：以第一速率在半导体衬底的沟槽中形成第一电绝缘体层；以及以第二速率在所述第一电绝缘层上方形成第二电绝缘层，其中，所述第二速率小于所述第一速率。

本发明的另一实施例提供了一种半导体装置，包括隔离结构，隔离结构包括：第一电绝缘体层，位于半导体衬底的沟槽中；和第二电绝缘体层，位于所述沟槽中并且在所述第一电绝缘体层上方。

本发明的又一实施例提供了一种形成半导体装置的方法，包括：在半导体衬底的沟槽中形成第一氧化物层，其中，所述第一氧化物层具有第一密度；以及在所述沟槽中且在所述第一氧化物层的上方形成第二氧化物层，其中所述第二氧化物层具有第二密度，其中，所述第二密度不同于所述第一密度。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1至图9是根据一些实施例的半导体装置在各个制造阶段的示图。

图10至图16是根据一些实施例的半导体装置在各个制造阶段的截面图。

图17至图19是根据一些实施例的半导体装置在各个制造阶段的截面图。

图20示出了根据一些实施例的等离子体沉积和溅射工具中的至少一些。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。诸如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。

本发明提供了一种或多种用于制造半导体装置的技术。根据一些实施例，提供了一种半导体装置和形成半导体装置的方法。在一些实施例中，在半导体衬底中形成沟槽。在一些实施例中，在沟槽中形成第一电绝缘体层。在一些实施例中，第二电绝缘体层形成在沟槽中并且形成在第一电绝缘体层上方。在一些实施例中，第三电绝缘体层形成在沟槽中并且形成在第二电绝缘体层上方。在一些实施例中，以第一速率形成第一电绝缘体层，并且以第二速率形成第二电绝缘体层。在一些实施例中，第二速率小于第一速率。在一些实施例中，第三电绝缘体层以第三速率形成。在一些实施例中，第三速率大于第二速率。根据一些实施例，电绝缘体层形成在沉积室中。根据一些实施例，在沉积室中形成电绝缘体层的速率基于沉积室中的载气的特性、沉积室中的载气的浓度、沉积室中的等离子体的浓度和其他合适的参数的至少一种。

根据一些实施例，在沟槽中形成第一电绝缘体层包括以第一沉积速率将电绝缘材料沉积到沟槽中，并且同时以第一蚀刻速率从第一电绝缘体层处蚀刻沉积的电绝缘材料。根据一些实施例，在沟槽中形成第二电绝缘体层包括以第二沉积速率将电绝缘材料沉积到沟槽中，并且同时以第二蚀刻速率从第二电绝缘体层处蚀刻所沉积的电绝缘材料。根据一些实施例，在第二电绝缘体层上方形成第三电绝缘体层包括以第三沉积速率在第二电层上方沉积电绝缘材料，同时以第三蚀刻速率从第三电绝缘体层处蚀刻所沉积的电绝缘材料。根据一些实施例，第一电绝缘体层具有第一密度，并且第二电绝缘体层具有不同于第一密度的第二密度。根据一些实施例，第三电绝缘体层具有不同于第二密度的第三密度。根据一些实施例，在沉积室中蚀刻电绝缘体层的速率基于沉积室中的载气的特性、沉积室中的载气的浓度、沉积室中的等离子体的浓度或其他合适的参数的至少一种。根据一些实施例，通过反复地和同时地中的至少一种方式来沉积和蚀刻在沟槽中形成的一种或多种材料而形成的半导体装置的隔离结构具有相对高的纵横比，诸如相对高且窄/瘦，与没有通过反复地和同时地中的至少一种方式将一种或多种材料沉积在高纵横比沟槽中且蚀刻而形成的隔离结构相比，当一种或多种材料形成在较高纵横比的沟槽时，不会出现诸如由于夹断和塌陷中的至少一种而导致的空隙。

图1至图9是根据一些实施例的处于制造的各个阶段的半导体装置的示图。

参考图1，半导体装置100的至少一些形成在衬底102上。在一些实施例中，衬底102包括外延层、绝缘体上硅(soi)结构、晶圆和由晶圆形成的芯片中的至少一种。在一些实施例中，衬底102包括硅、锗、碳化物、镓，砷化物、锗、砷、铟、氧化物、蓝宝石和其他合适的材料中的至少一种。在一些实施例中，衬底102是p型衬底(p衬底)和n型衬底(n衬底)中的至少一种。

根据一些实施例，在衬底102上方形成介电层104。根据一些实施例，通过物理汽相沉积(pvd)、溅射、化学汽相沉积(cvd)、低压cvd(lpcvd)、原子层化学汽相沉积(alcvd)、超高真空cvd(uhvcvd)、减压cvd(rpcvd)、分子束外延(mbe)、液相外延(lpe)和其他合适的技术中的至少一种来形成介电层104。在一些实施例中，介电层104包括金属氮化物、高k介电质、稀土氧化物、稀土氧化物的铝酸盐、稀土氧化物的硅酸盐和其他合适的材料中的至少一种。根据一些实施例，介电层104包括sin、sio2、si3n4、tio2、ta2o5、zro2、y2o3、la2o5、hfo2和其他合适的材料中的至少一种。

仍然参考图1，根据一些实施例，在介电层104上方形成蚀刻停止层106。在一些实施例中，通过pvd、溅射、cvd、lpcvd、alcvd、uhvcvd，rpcvd、mbe、lpe和其他合适的技术中的至少一种来形成蚀刻停止层106。在一些实施例中，蚀刻停止层106包括氧氮化硅(sion)、sin、sic、碳掺杂的氧化硅和其他合适的材料中的至少一种。

参考图2，根据一些实施例，形成一个或多个沟槽200。在一些实施例中，诸如通过蚀刻和其他合适的技术中的至少一种，去除蚀刻停止层106的部分，电介质层104的部分和衬底102的部分，以形成一个或多个沟槽200。在一些实施例中，沟槽由蚀刻停止层106的一个或多个侧壁或表面202、介电层104的一个或多个侧壁或表面203以及衬底102的一个或多个侧壁或表面204限定。在一些实施例中，沟槽的深度至少为0.2微米。

参考图3，根据一些实施例，在一个和多个沟槽200中的至少一个中形成第一电绝缘体层300。在一些实施例中，第一电绝缘体层300形成在蚀刻停止层106、介电层104和衬底102中的至少一个的上方。根据一些实施例，第一电绝缘体层300没有完全填充一个或多个沟槽200中的至少一些，使得在形成第一电绝缘体层300之后，一个或多个第一电绝缘体层沟槽304存在。在一些实施例中，第一电绝缘体层沟槽由第一电绝缘体层300的一个或多个侧壁或表面305限定。

根据一些实施例，第一电绝缘体层300通过pvd、溅射、cvd、lpcvd、alcvd、uhvcvd、rpcvd、mbe、lpe和其他合适的技术中的至少一种形成。在一些实施例中，通过在蚀刻停止层106、介电层104和衬底102中的至少一个上沉积电绝缘材料来形成第一电绝缘层300。在一些实施例中，通过在沉积电绝缘材料的同时和之后中的至少一种方式蚀刻第一电绝缘层300来形成第一电绝缘层300。在一些实施例中，蚀刻工艺是等离子体蚀刻工艺、反应离子蚀刻(rie)工艺、湿蚀刻工艺、溅射-蚀刻工艺和其他合适技术中的至少一种。

在一些实施例中，当在沟槽200中形成第一电绝缘体层300时，通过溅射-蚀刻第一电绝缘体层300来形成第一电绝缘体层300。在一些实施例中，在第一电绝缘体层300形成的同时和之后的至少一种时机中，在沉积室中溅射-蚀刻第一电绝缘体层300。根据一些实施例，第一电绝缘体层300被溅射-蚀刻的速率基于沉积室中的载气的特性、沉积室中的载气的浓度、沉积腔室中的等离子体的浓度和其他合适的参数中的至少一种。根据一些实施例，第一电绝缘体层300被溅射-蚀刻的速率基于载气的原子质量。根据一些实施例，载气的原子质量小于11个原子质量单位(amu)。根据一些实施例，载气是氦气。

根据一些实施例，第一电绝缘体层300由介电材料组成。根据一些实施例，第一电绝缘体层300包括氧化物、氮化物和其他合适的材料中的至少一种。根据一些实施例，第一电绝缘体层300或者说形成第一电绝缘体层300的电绝缘材料的有效沉积或沉积速率对应于与沉积的电绝缘材料被同时或随后去除(诸如通过蚀刻)的速率相比较的电绝缘材料的沉积速率。根据一些实施例，第一电绝缘体层300的有效沉积速率使得与沟槽的侧面相比，所沉积的电绝缘材料更快地积聚在沟槽的底部附近，使得第一电绝缘体层300的侧面或侧壁在沟槽完全填满之前没有互相接触。在一些实施例中，在沟槽中没有形成诸如在第一电绝缘体层300的底部和侧壁之间限定的空隙，诸如气隙。

参考图4，根据一些实施例，在第一电绝缘体层300上方形成第二电绝缘体层400。根据一些实施例，第二电绝缘体层400没有完全填充一个或多个第一电绝缘层沟槽304中的至少一些，使得在形成第二电绝缘层400之后存在一个或多个第二电绝缘层沟槽402。在一些实施例中，第二电绝缘体层沟槽由第二电绝缘体层400的一个或多个侧壁或表面405限定。

根据一些实施例，第二电绝缘体层400通过以上关于形成第一电绝缘体层300所用的技术和其他合适的技术中的至少一种来形成。根据一些实施例，通过在第一电绝缘体层300上方沉积电绝缘材料来形成第二电绝缘体层400。在一些实施例中，通过在沉积电绝缘材料时蚀刻第二电绝缘体层400和在沉积电绝缘材料之后蚀刻第二电绝缘体层400中的至少一种方式来形成第二电绝缘体层400。在一些实施例中，蚀刻工艺是等离子体蚀刻工艺、反应离子蚀刻(rie)工艺、湿蚀刻工艺、溅射-蚀刻工艺和其他合适技术中的至少一种。

在一些实施例中，当第二电绝缘体层400形成在第一电绝缘体层300上方时，通过溅射-蚀刻第二电绝缘体层400来形成第二电绝缘体层400。在一些实施例中，在形成第二电绝缘体层400的同时和之后中的至少一个时机，在沉积室中对第二电绝缘体层400进行溅射-蚀刻。根据一些实施例，第二电绝缘体层400被溅射-蚀刻的速率基于沉积室中的载气的特性、沉积室中的载气的浓度，等离子体的浓度和其他合适的参数的至少之一。根据一些实施例，第二电绝缘体层400被溅射-蚀刻的速率基于载气的原子质量。根据一些实施例，载气的原子质量小于11个原子质量单位(amu)。根据一些实施例，载气是氦气。根据一些实施例，第二电绝缘体层400被溅射-蚀刻的速率大于第一电绝缘体层300被溅射-蚀刻的速率。

根据一些实施例，第二电绝缘体层400由介电质材料构成。根据一些实施例，第二电绝缘体层400包括氧化物、氮化物和其他合适的材料中的至少一种。根据一些实施例，第二电绝缘体层400或形成第二电绝缘体层400的电绝缘材料的有效沉积或沉积速率对应于与沉积的电绝缘材料被同时或随后去除(诸如，通过蚀刻)的速率相比较的沉积电绝缘材料的速率。根据一些实施例，第二电绝缘体层400的有效沉积速率使得与第一电绝缘体层沟槽的侧面相比，所沉积的电绝缘材料更快地积聚在第一电绝缘体层沟槽的底部附近，导致在沟槽被完全填充之前，第二电绝缘体层400的侧壁没有彼此接触。在一些实施例中，在沟槽中没有形成诸如在第二电绝缘体层400的底部和侧壁之间限定的空隙，诸如气隙。根据一些实施例，第二电绝缘体层400的有效沉积速率是小于、等于和大于第一电绝缘体层300的有效沉积速率中的至少一个。

参考图5，根据一些实施例，在第二电绝缘体层400上方形成第三电绝缘体层500。根据一些实施例，通过参考以上关于形成第一电绝缘体层300的技术和其他合适的技术的至少一种技术来形成第三电绝缘体层500。根据一些实施例，通过在第二电绝缘体层400上沉积电绝缘材料来形成第三电绝缘体层500。在一些实施例中，通过在沉积电绝缘材料时和之后中的至少一个时机蚀刻第三电绝缘体层500来形成第三电绝缘体层500。在一些实施例中，蚀刻工艺是等离子体蚀刻工艺、反应离子蚀刻(rie)工艺、湿蚀刻工艺，溅射-蚀刻工艺和其他合适技术中的至少一种。

在一些实施例中，当在第三电绝缘体层400上方形成第三电绝缘体层500时，通过溅射-蚀刻第三电绝缘体层500来形成第三电绝缘体层500。在一些实施例中，在形成第三电绝缘体层500的同时和之后的至少一个时机，在沉积室中对第三电绝缘体层500进行溅射-蚀刻。根据一些实施例，第三电绝缘体层500被溅射-蚀刻的速率基于沉积室中的载气的特性、沉积室中的载气的浓度、沉积室中的等离子体的浓度和其他合适的参数中的至少之一。根据一些实施例，第三电绝缘体层500被溅射-蚀刻的速率基于载气的原子质量。根据一些实施例，载气的原子质量小于11个原子质量单位(amu)。根据一些实施例，载气是氦气。根据一些实施例，第三电绝缘体层500被溅射-蚀刻的速率小于第二电绝缘体层400被溅射-蚀刻的速率。

根据一些实施例，第三电绝缘体层500由介电质材料构成。根据一些实施例，第三电绝缘体层500包括氧化物、氮化物和其他合适的材料中的至少一种。根据一些实施例，第三电绝缘体层500或形成第三电绝缘体层500的电绝缘材料的有效沉积或沉积速率对应于与沉积的电绝缘材料被同时或随后去除(诸如，通过蚀刻)的速率相比较的电绝缘材料的沉积速率。根据一些实施例，第三电绝缘体层500的有效沉积速率使得与第二电绝缘体层沟槽的侧面相比，所沉积的电绝缘材料更快地积聚在第二电绝缘体层沟槽的底部附近，从而在沟槽被完全填充之前，第三电绝缘体层500的侧壁没有彼此接触。在一些实施例中，在沟槽中没有形成诸如在第三电绝缘体层500的底部和侧壁之间限定的空隙，诸如气隙。根据一些实施例，第三电绝缘体层500的有效沉积速率是小于、等于和大于第一电绝缘体层300的有效沉积速率和第二电绝缘体层400的有效沉积速率中的至少一个的至少一种。

根据一些实施例，两个电绝缘体层，诸如第一电绝缘体层300和第二电绝缘体层400，填充沟槽。根据一些实施例，第一电绝缘体层300和第二电绝缘体层400在沟槽中形成浅沟槽隔离(sti)结构。根据一些实施例，第一电绝缘体层300、第二电绝缘体层400和第三电绝缘体层500在沟槽中形成sti结构。根据一些实施例，任意数量的电绝缘体层在沟槽中形成sti结构。

参考图6，为了图示的清楚而非限制，将第一电绝缘体层300，第二电绝缘体层400和第三电绝缘体层500组合示出为一个或多个平坦化的sti结构600。在图6中，示出了平坦化的sti结构而没有示出第一电绝缘层300、第二电绝缘层400和第三电绝缘层500之间的分界。

根据一些实施例，第一电绝缘体层300、第二电绝缘体层400、第三电绝缘体层500、蚀刻停止层106和介电质层104中的至少一个被化学机械平坦化(cmp)和其他合适的技术中的至少一种平坦化。根据一些实施例，将平坦化的sti结构平坦化在第三电绝缘体层500、第二电绝缘体层400、第一电绝缘体层300、蚀刻停止层106、介电质层104和衬底102的上表面中的至少一个的下方。根据一些实施例，将平坦化的sti结构平坦化在衬底102的上表面、介电层104，蚀刻停止层106、第一电绝缘体层300和第二电绝缘层400中的至少一个之上。

图7示出了根据一些实施例的具有附加部件、元件等的半导体装置100。根据一些实施例，在衬底102中形成第一掺杂区700。在一些实施例中，通过离子注入、分子扩散和其他合适的技术中的至少一种来形成第一掺杂区700。根据一些实施例，控制注入到衬底102中的掺杂剂的数目或数量，以控制第一掺杂区域700中的掺杂剂的浓度。根据一些实施例，控制注入到衬底102中的掺杂剂的能量，以控制将掺杂剂注入到衬底102中的深度。根据一些实施例，通过增加或减小用于将掺杂剂导入到衬底102中的电压来控制衬底102中的掺杂剂的深度。在一些实施例中，第一掺杂区700包括p型掺杂剂和n型掺杂剂中的至少一种。

根据一些实施例，第一掺杂区700具有梯度(gradient)，使得随着第一掺杂区700延伸到衬底102中，掺杂剂的浓度改变，诸如增加或减少。根据一些实施例，图7通过阴影示出第一掺杂区域700的第一掺杂剂浓度700a，第一掺杂区域700的第二掺杂剂浓度700b和第一掺杂区域700的第三掺杂剂浓度700c。

图7示出了根据一些实施例的形成在衬底102中的第二掺杂区702。在一些实施例中，第二掺杂区702通过离子注入、分子扩散和其他合适的技术中的至少一种来形成。根据一些实施例，控制注入到衬底102中的掺杂剂的数目或数量，以控制第二掺杂区域702中的掺杂剂的浓度。根据一些实施例，控制注入到衬底102中的掺杂剂的能量，以控制将掺杂剂注入到衬底102中的深度。通过增加或减小用于将掺杂剂导入到衬底102中的电压来控制第二掺杂区域702中的掺杂剂的深度。在一些实施例中，第二掺杂区702包括p型掺杂剂和n型掺杂剂中的至少一种。

根据一些实施例，第二掺杂区702具有梯度，使得随着第二掺杂区702延伸到衬底102中，掺杂剂的浓度改变，诸如增加或减少。根据一些实施例，图7通过阴影线示出第二掺杂区702的第一掺杂剂浓度702a和第二掺杂区702的第二掺杂剂浓度702b。

根据一些实施例，半导体装置100包括一个或多个导电区域704。根据一些实施例，一个或多个导电区域704中的至少一些是在衬底102上方和在衬底102中的至少一个。根据一些实施例，一个或多个导电区域704中的至少一些与至少一个平坦化的sti结构600的侧壁706相邻。根据一些实施例，相邻相当于与至少一个平坦化的sti结构600的一个或多个侧壁706没有接触、或与至少一个平坦化的sti结构600的一个或多个侧壁706中的一些或全部接触。根据一些实施例，侧壁706包括第一电绝缘体层300的部分。

根据一些实施例，一个或多个导电区域704中的至少一些是半导体装置100的源极区域和漏极区域中的至少一个。根据一些实施例，一个或多个导电区域中的至少一些导电区域704包括注入到衬底102中的掺杂剂。根据一些实施例，一个或多个导电区域704中的至少一些包括n型掺杂剂。根据一些实施例，一个或多个导电区域704中的至少一些包括磷(p)、砷(as)、锑(sb)、至少一种v族元素和其他合适的材料中的至少一种。根据一些实施例，一个或多个导电区域704中的至少一些包括p型掺杂剂。根据一些实施例，一个或多个导电区域704中的至少一些包括硼(b)、铝(al)、镓(ga)、铟(in)、至少一种iii族元素和其他合适的材料中的至少一种。根据一些实施例，与同一或单个平坦化的sti结构600相邻的导电区域704包括相同的掺杂剂类型。根据一些实施例，一个或多个导电区域704中的至少一些包括与第一掺杂区域700和第二掺杂区域702中的至少一个的掺杂剂类型不同的掺杂剂类型。根据一些实施例，至少一些一个或多个导电区域704中的至少一个的掺杂浓度大于第一掺杂区域700和第二掺杂区域702中的至少一个的掺杂浓度。根据一些实施例，一个或多个导电区域704中的至少一些包括小于第一掺杂区700和第二掺杂区702中至少一个的掺杂剂浓度的掺杂剂浓度。

在一些实施例中，一个或多个导电区域704中的至少一些包括鳍状结构。根据一些实施例，一个或多个导电区域704中的至少一些包括外延结构。在一些实施例中，一个或一个以上导电区域704中的至少一些包括硅(si)、磷硅(sip)、碳化硅磷(sicp)、镓锑(gasb)、锗(ge)、锗锡(gesn)和硅锗(sige)中的至少一种。

参考图8，根据一些实施例，半导体装置100包括一个或多个栅叠件800和一个或多个触点805中的至少一个。根据一些实施例，一个或多个栅叠件800中的至少一些包括介电区708(诸如来自图案化介电层104)、栅电极802、形成在栅电极802上方且与栅电极接触的栅极接触件806和侧壁间隔物804中的至少一个。根据一些实施例，栅电极802包括导电材料。根据一些实施例，栅电极802包括多晶硅、金属和其他合适的材料中的至少一种。根据一些实施例，栅电极802掺杂有一种或多种掺杂剂。根据一些实施例，介电质区域708和侧壁间隔物804中的至少一个包括介电质材料。根据一些实施例，介电质区域708和侧壁间隔物804中的至少一个包括氧化物、氮化物和其他合适的材料中的至少一种。在一些实施例中，侧壁间隔物804包括一层或多层，包括氮化硅、氧氮化硅、氧化硅或其他合适的介电材料。根据一些实施例，一个或多个接触件805中的至少一些包括多晶硅、金属和其他合适的材料中的至少一种。根据一些实施例，一个或多个接触件805中的至少一些掺杂有一种或多种掺杂剂。

参考图9，在一些实施例中，半导体装置100包括在一个或多个栅叠件800的至少一些、一个或多个触点805的至少一些和一个或多个平坦化的sti结构600的至少一些中的至少一种上方的第一介电层900。根据一些实施例，第一电介质层900是层间介电质(ild)层。在一些实施例中，第一介电层900包括正硅酸四乙酯(teos)、硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、硼掺杂硅玻璃(bsg)和其他合适的材料中的至少一种。在一些实施例中，第一介电层900通过pvd、溅射、cvd、lpcvd、alcvd、uhvcvd、rpcvd、mbe、lpe和其他合适的技术中的至少一种来形成。

根据一些实施例，半导体装置100包括在第一介电层900上方的第二介电层902。在一些实施例中，第二介电层902包括正硅酸四乙酯(teos)、硼磷硅酸盐玻璃(bpsg)、熔融石英玻璃(fsg)、磷硅酸盐玻璃(psg)、掺硼硅玻璃(bsg)和其他合适的材料中的至少一种。在一些实施例中，第二介电层902通过pvd、溅射、cvd、lpcvd、alcvd、uhvcvd、rpcvd、mbe、lpe和其他合适的技术中的至少一种形成。根据一些实施例，第二介电层902具有与第一介电层900相同的材料组成。根据一些实施例，第二介电层902不具有与第一介电层900相同的材料组成。

根据一些实施例，半导体装置100包括穿过第一介电层900形成的一个或多个垂直互连通路(via)904。根据一些实施例，半导体装置100包括穿过第二介电层902形成的一个或多个金属层906。根据一些实施例，一个或多个金属层906中的至少一些与一个或多个via904中的至少一些电连通，并且一个或多个via904中的至少一些与一个或多个接触件805电连通，从而金属层906和via904提供至接触件805的电通路，以用于诸如施加电压和传导电流中的至少一种。

在一些实施例中，一个或多个金属层906的至少一些和一个或多个via904的至少一些中的至少一种通过光刻、蚀刻、pvd、溅射、cvd、lpcvd、alcvd、uhvcvd、rpcvd、mbe、lpe、双镶嵌工艺和其他合适的技术中的至少一种形成。在光刻中，诸如光刻胶的光敏材料形成在诸如第一介电质层900的待图案化的层上方。光刻胶的诸如溶解度的性质受光影响。光刻胶可以是负性光刻胶或正性光刻胶。关于负性光刻胶，当受光源照射时，负性光刻胶的区域变得不溶，使得在随后的显影阶段期间将溶剂施加到负性光刻胶上将去除负性光刻胶的未照射区域。因此，在负性光刻胶中形成的图案是由光源和负性光刻胶之间的模板的不透明区域限定的图案的负像(negative)。在正性光刻胶中，正性光刻胶的被照亮区域变得可溶，并且在显影期间通过施加溶剂而被去除。因此，形成在正性光刻胶中的图案是光源和正性光刻胶之间的模板的不透明区域的正像。根据一些实施例，蚀刻剂具有选择性，使得蚀刻剂以比蚀刻剂去除或蚀刻掉光刻胶更大的速率来去除或蚀刻掉光刻胶下面的层，诸如第一介电层900。因此，光刻胶中的开口允许蚀刻剂在光刻胶下方的层中形成相应的开口，从而将光刻胶中的图案转印至光刻胶下方的层。用一种或多种材料填充光刻胶下面的层中的图案，以形成一种或多种元件、部件等，诸如一个或多个via904，然后在光刻胶下面的层中的图案填充有一种或多种材料之前和之后的至少一个时机，将图案化的光刻胶剥离或洗掉。

根据一些实施例，一个或多个金属层906中的至少一些和一个或多个via904中的至少一些中的至少一个包括al、cu、sn、ni、au、ag、w和其他合适的材料中的至少一种。在一些实施例中，一个或多个金属层906中的至少一些和一个或多个via904中的至少一些中的至少一个不包括金属。根据一些实施例，金属层906的至少一些具有相同的宽度。在一些实施例中，金属层906的至少一些具有不同的宽度。在一些实施例中，金属层906的至少一些具有相同的高度。在一些实施例中，金属层906的至少一些具有不同的高度。在一些实施例中，via904的至少一些具有相同的宽度。在一些实施例中，via904的至少一些具有不同的宽度。在一些实施例中，via904的至少一些具有相同的高度。在一些实施例中，via904的至少一些具有不同的高度。

根据一些实施例，金属层906的至少一些的宽度不同于via904的至少一些的宽度。在一些实施例中，金属层906的至少一些的宽度与via904的至少一些的宽度相同。在一些实施例中，金属层906的至少一些的高度不同于via904的至少一些的高度。在一些实施例中，金属层906的至少一些的高度等于via904的至少一些的高度。

图10至图17是根据一些实施例的半导体装置100在制造的各个阶段的截面图，诸如描绘了前述sti结构600的放大视图。参考图10，根据一些实施例，介电质层104和蚀刻停止层106中的至少一个形成在衬底102上方。

参考图11，根据一些实施例，通过诸如利用蚀刻和其他合适的技术中的至少一种来去除蚀刻停止层106、介电质层104和衬底102中的一些来形成沟槽200。在一些实施例中，沟槽由蚀刻停止层106的一个或多个侧壁或表面202、介电质层104的一个或多个侧壁或表面203以及衬底102的一个或多个侧壁或表面204限定。

根据一些实施例，沟槽200具有沟槽高度(h1)1100，该高度对应于从衬底102的限定沟槽200的底部的表面205至蚀刻停止层106的上表面1104的距离。根据一些实施例，沟槽具有沟槽宽度(w1)1102，该宽度对应于表面205的长度或衬底102的限定沟槽200的底部的侧壁的最底部207与209之间的距离。在一些实施例中，沟槽200的纵横比是沟槽高度(h1)1100与沟槽宽度(w1)1102的比率。

参考图12，根据一些实施例，当以第一沉积速率将电绝缘材料沉积到沟槽200中以及蚀刻停止层106上方时，形成第一电绝缘层300。根据一些实施例，第一沉积率基于沟槽200的纵横比。根据一些实施例，如果纵横比h1/w1大于或等于3，则第一沉积率大于或等于每秒140埃(a/sec)。根据一些实施例，如果纵横比h1/w1小于3，则第一沉积速率小于、等于或大于140a/sec。

根据一些实施例，在沉积电绝缘材料的同时和之后的至少一个时机，以第一蚀刻速率从第一电绝缘层300处溅射-蚀刻电绝缘材料时形成第一电绝缘层300。根据一些实施例，第一蚀刻速率或电绝缘材料被溅射-蚀刻的程度或速率基于沟槽200的纵横比。根据一些实施例，如果纵横比h1/w1大小于或等于3，则第一蚀刻速率小于或等于9a/sec。根据一些实施例，如果纵横比h1/w1小于3，则第一蚀刻速率小于、等于或大于9a/sec。

在一些实施例中，在对第一沉积速率和第一蚀刻速率进行控制的情况下，第一电绝缘层300从下至上填充沟槽200，这意味着电绝缘材料在沟槽200的底部比在沟槽200的侧壁上积聚的更快。

在一些实施例中，在形成第一电绝缘层300时以及在形成第一电绝缘层300之后，存在第一电绝缘层沟槽304。在一些实施例中，第一电绝缘体层沟槽304由第一电绝缘体层300的一个或多个侧壁或表面305限定。根据一些实施例，第一电绝缘体层沟槽304具有沟槽高度(h2)1200，该高度对应于从第一电绝缘层300的限定第一电绝缘层沟槽304的底部的表面303至蚀刻停止层106的上表面1104的距离。根据一些实施例，第一电绝缘层沟槽304具有沟槽宽度(w2)1202，该宽度对应于表面303的长度或第一电绝缘层300的限定第一电绝缘体层沟槽304的底部的侧壁的最底部307与309之间的距离。在一些实施例中，第一绝缘体层沟槽304的纵横比是沟槽高度(h2)1200与沟槽宽度(w2)1202的比率。

参照图13，根据一些实施例，当电绝缘材料以第二沉积速率沉积到第一电绝缘层沟槽304中并且沉积在第一电绝缘层300上方时，第二电绝缘层400形成。根据一些实施例，第二沉积速率基于第一电绝缘体层沟槽304的纵横比。

根据一些实施例，如果纵横比h2/w2大于或等于2，则第二沉积速率大于或等于45a/sec。根据一些实施例，如果纵横比h2/w2小于2，则第二沉积速率小于、等于或大于45a/秒。根据一些实施例，如果h1/w1大于h2/w2，则第二沉积速率等于或小于第一沉积速率。

根据一些实施例，在沉积电绝缘材料的同时或之后，以第二蚀刻速率从第二电绝缘层400溅射-蚀刻电绝缘材料时形成第二电绝缘层400。根据一些实施例，第二蚀刻速率或电绝缘材料被溅射-蚀刻的程度或速率基于第一电绝缘体层沟槽304的纵横比。根据一些实施例，如果纵横比h2/w2大于或等于2，第二蚀刻速率小于或等于14a/sec。根据一些实施例，如果纵横比h2/w2小于2，则第二蚀刻速率小于、等于或大于14a/秒。根据一些实施例，第二蚀刻速率大于第一蚀刻速率。

在一些实施例中，在控制第二沉积速率和第二蚀刻速率的情况下，第二电绝缘层400从下往上填充第一电绝缘层沟槽304，这意味着电绝缘材料积聚在第一电绝缘体层沟槽304的底部比电绝缘材料积聚在第一电绝缘体层沟槽304的侧壁上更快。

在一些实施例中，在形成第二电绝缘层400时以及在形成第二电绝缘层400之后，存在第二电绝缘层沟槽402。在一些实施例中，第二电绝缘体层沟槽402由第二电绝缘体层400的一个或多个侧壁或表面405限定。根据一些实施例，第二电绝缘体层沟槽402具有沟槽高度(h3)1300，该高度对应于从第二电绝缘体层400的限定第二电绝缘体层沟槽402的底部的表面403至刻蚀停止层106的上表面1104的距离。根据一些实施例，第二电绝缘体层沟槽402具有沟槽宽度(w3)1302，该宽度对应于表面403的长度或第二电绝缘体层400的限定第二电绝缘体层沟槽402的底部的侧壁的最底部407与409之间的距离。第二绝缘体层沟槽402的纵横比是沟槽高度(h3)1300与沟槽宽度(w3)1302之比。

参考图14，根据一些实施例，当以第三沉积速率将电绝缘材料沉积到第二电绝缘体层沟槽402中和第二电绝缘体层400上方时，形成第三电绝缘层500。根据一些实施例，第三沉积速率基于第二电绝缘体层沟槽402的纵横比。

根据一些实施例，如果纵横比h3/w3大于或等于1，则第三沉积速率大于或等于60a/sec。根据一些实施例，如果纵横比h3/w3小于1，则第三沉积速率小于、等于或大于60a/sec。根据一些实施例，如果h3/w3大于h2/w2，则第三沉积速率等于或大于第二沉积速率。

根据一些实施例，在沉积电绝缘材料的同时和之后中的至少一个时机，当以第三蚀刻速率从第三电绝缘层500处溅射-蚀刻电绝缘材料时，形成第三电绝缘层500。根据一些实施例，第三蚀刻速率或电绝缘材料被溅射-蚀刻的程度或速率基于第二电绝缘体层沟槽402的纵横比。根据一些实施例，如果纵横比h3/w3大于或等于1，第三蚀刻速率小于或等于8a/sec。根据一些实施例，如果纵横比h3/w3小于1，则第三蚀刻速率小于、等于或大于8a/秒。根据一些实施例，第三蚀刻速率小于第二蚀刻速率。

在一些实施例中，在控制第三沉积速率和第三蚀刻速率的情况下，第三电绝缘层500从下往上填充第二电绝缘层沟槽402，这意味着电绝缘材料积聚在第二电绝缘体层沟槽402的底部比电绝缘材料积聚在第二电绝缘体层沟槽402的侧壁上的速度更快。

参照图15，为了图示的清楚而非限制，将第一电绝缘体层300，第二电绝缘体层400和第三电绝缘体层500组合示出为绝缘结构1500。图15示出了绝缘结构1500而在第一电绝缘体层300、第二电绝缘体层400和第三电绝缘体层500之间没有界限。

参照图16，在一些实施例中，通过去除(诸如通过cmp和其他合适的技术中的至少一种)绝缘结构1500的位于衬底102的最上表面103上方的部分、蚀刻停止层106和电介质层104来形成平坦的sti结构600。在一些实施例中，绝缘结构1500的位于衬底102的最上表面103上方的部分、蚀刻停止层106和电介质层104中的至少一个不是全部去除。根据一些实施例，绝缘结构1500的被去除的部分基于半导体装置100的特征和器件中的至少一个。根据一些实施例，绝缘结构1500的被去除的部分基于将形成在衬底102上方的器件。根据一些实施例，绝缘结构1500的被去除的部分基于半导体装置100的后续处理。根据一些实施例，绝缘结构1500的被去除的部分基于半导体装置100的一个或多个性能要求。根据一些实施例，绝缘结构1500的被去除的部分基于半导体装置100的一个或多个设计要求。根据一些实施例，绝缘结构1500的被去除的部分去除是基于半导体装置100的一个或多个效率要求。

图17至图19是根据一些实施例的半导体装置100处于各个制造阶段的截面图。

参考图17，根据一些实施例，当将电绝缘材料沉积到沟槽200中时，电绝缘材料通常从与电绝缘材料的沉积方向1704垂直的表面(诸如，衬底102的限定沟槽200的底部的表面205)向上积聚(如方向1702所示)，并且通常从平行于或不垂直于电绝缘材料的沉积方向1704的表面(诸如，限定沟槽200的侧面的侧壁202、203、204)向内积聚(如方向1706所示)。当电绝缘材料继续积聚在沟槽200内，沟槽200具有相对较高的纵横比h1/w1时，诸如大于3，从侧壁202、203、204向内积聚的电绝缘材料有可能夹断或围住沟槽200中的未填充区域。在这种情况下，夹断点会形成防止电气绝缘材料不能进一步下降的障碍。当电绝缘材料被阻止下降到夹断点以下且进入到未填充的现在封闭的区域时，sti结构中会固定空隙。在一些实施例中，空隙是降低sti结构的有效性(诸如，改变sti结构的至少一些的介电值)的物理缺陷。

根据一些实施例，如果沟槽200的纵横比h1/w1相对较高，诸如大于3，并且存在形成空隙的风险，则将电绝缘材料的有效沉积速率设置为相对较高，诸如，大于14。根据一些实施例，有效沉积或沉积速率对应于与同时或随后通过诸如蚀刻去除沉积的电绝缘材料的速率相比较的电绝缘材料的沉积速率。根据一些实施例，沉积速率是电绝缘材料在诸如202、203、204和205的限定沟槽的表面上积聚的速率，并且蚀刻速率是从由于电绝缘材料在限定沟槽的表面上积聚而在沟槽中形成的电绝缘体层处蚀刻或以其他方式去除电绝缘材料的速率。根据一些实施例，

有效沉积速率＝沉积速率–蚀刻速率。

根据一些实施例，通过将沉积速率设置为高并且将蚀刻速率设置为低来将有效沉积速率设置为高。根据一些实施例，通过将蚀刻速率设置为零来将有效沉积速率设置为高。根据一些实施例，通过将蚀刻速率设置为略小于沉积速率来将有效沉积速率设置为低。根据一些实施例，通过将沉积速率设置为低并将蚀刻速率设置为零来将有效沉积速率设置为低。

根据一些实施例，蚀刻第一电绝缘体层300包括溅射-蚀刻第一电绝缘体层300。根据一些实施例，蚀刻速率是从第一绝缘体层300溅射-蚀刻电绝缘材料的速率。根据一些实施例，形成第一电绝缘体层300的有效沉积速率表示为沉积速率与溅射-蚀刻速率之比(d1/s1)。根据一些实施例，以相对高的d1/s1比率(诸如15/1)形成第一电绝缘体层300导致电绝缘材料以抑制和基本上抑制在第一电绝缘体层300中形成空隙中的至少一个速率从衬底102的上表面向上积聚。根据一些实施例，以相对高的d1/s1比率形成第一电绝缘体层300导致第一电绝缘层300主要在向上的1702方向上形成。

根据一些实施例，通过将溅射-蚀刻速率设置为低，d1/s1比率被设置为高以形成第一电绝缘体层300。根据一些实施例，通过将沉积速率设置为高，d1/s1比率被设置为高以形成第一电绝缘体层300。根据一些实施例，通过将沉积速率设置为高并且将溅射-蚀刻速率设置为低，将d1/s1比率设置为高以形成第一电绝缘体层300。根据一些实施例，用于形成第一电绝缘体层300的d1/s1比大于15/1。在图18中通过多个箭头1700示出了相对较高的d1/s1比率。多个箭头包括在向下方向上具有端点的实线箭头以及在向下和向上方向上均具有端点的虚线箭头。实线箭头表示电绝缘材料的沉积速率。虚线箭头表示溅射-蚀刻电绝缘材料和用其他方式去除电绝缘材料中的至少一种的速率。图17示出了相对较高的d1/s1比率，因为实线箭头与虚线箭头的比率为60/3＝20/1。

参照图18，根据一些实施例，随着第一电绝缘体层300以相对较高的d1/s1比形成，沟槽304的纵横比h2/w2逐渐减小，因为第一电绝缘体层300主要沿向上的1702方向形成，从而降低h21200和增加w21202中的至少一个。根据一些实施例，当纵横比h2/w2为2或大约2时，用于形成第二电绝缘体层400的沉积率与溅射-蚀刻率之比(d2/s2)将修改为低于d1/s1。根据一些实施例，通过降低沉积速率d2，降低d2/s2比以形成第二电绝缘体层400。根据一些实施例，通过减小沉积速率并增加溅射-蚀刻速率s2，降低d2/s2比以形成第二电绝缘体层400。根据一些实施例，用于形成第二电绝缘体层400的d2/s2比小于7/1。在图18中通过多个箭头1800示出了相对较低的d2/s2比率。实线箭头与虚线箭头的比率为40/8＝5/1，因此表示相对较低的d2/s2比率。

参考图19，根据一些实施例，由于在形成第二电绝缘体层400时相对较低的d2/s2比，h31300大于w31302。根据一些实施例，沟槽402的纵横比h3/w3大于沟槽304的纵横比h2/w2。根据一些实施例，当沟槽402的纵横比h3/w3为1或大约为1时，用于形成第三电绝缘体层500的沉积率/溅射-蚀刻率(d3/s3)被设置为高于d2/s2。根据一些实施例，通过增加沉积速率d3将d3/s3比率设置为较高以形成第三电绝缘体层500。根据一些实施例，通过增加沉积速率d3和降低溅射-蚀刻速率s3，将d3/s3比率设置为较高以形成第三电绝缘体层500。根据一些实施例，用于形成第三电绝缘体层500的d3/s3比大于7/1且小于15/1。在图19中通过多个箭头1900示出了用于形成第三电绝缘体层500的d3/s3比率。实线箭头与虚线箭头的比率为50/5＝10/1。

图20示出了根据一些实施例的等离子体沉积和溅射工具2000中的至少一些。图20中所示的视图是剖视图或截面图，以示出等离子体沉积和溅射工具2000的一些内部方面。然而，为了清楚起见，等离子体沉积和溅射工具2000的一些输入/输出组件，诸如，等离子体容器2006、等离子导管2008、涡轮泵系统2010、感应线圈rf功率控制器2022和静电吸盘rf功率控制器2024，在图20中没有被描绘为剖视图。在一些实施例中，等离子体沉积和溅射工具2000是cvd系统。

根据一些实施例，等离子体沉积和溅射工具2000包括腔室主体2002，该腔室主体2002限定了腔室2004，可调谐静电卡盘2012或其他晶片/衬底支撑件设置在腔室2004中。在一些实施例中，静电卡盘rf功率控制器2024控制可调谐静电卡盘2012的频率和功率中的至少一个。在一些实施例中，静电卡盘rf功率控制器2024是处理器和其他合适的控制器中的至少一个。

在一些实施例中，腔室主体2002包括铝和其他合适的材料中的至少一种。在一些实施例中，可调静电卡盘2012包括铝和其他合适材料中的至少一种。在一些实施例中，等离子沉积和溅射工具2000包括等离子容器2006，以将等离子(诸如o2和其他合适的反应物中的至少一种)通过等离子导管2008，经过气体端口2026，释放至腔室2004。

在一些实施例中，等离子体沉积和溅射工具2000包括喷头2016，该喷头限定一个或多个狭缝、开口等，通过狭缝，开口，载气被分散以均匀地分布到腔室2004中。在一些实施例中，感应线圈rf功率控制器2022连接至可调感应线圈2014，并且通过一个或多个喷头2016控制载气向腔室2004的注入。在一些实施例中，载气具有小于11个原子质量单位(amu)的分子质量。在一些实施例中，载气是氦气。

在一些实施例中，感应线圈rf功率控制器2022控制可调感应线圈2014的频率和功率中的至少一个。在一些实施例中，感应线圈rf功率控制器2022是处理器和其他合适的控制器中的至少一个。根据一些实施例，感应线圈rf功率控制器2022和静电吸盘rf功率控制器2024包括一个处理单元。根据一些实施例，感应线圈rf功率控制器2022包括第一处理单元，并且静电吸盘rf功率控制器2024包括与第一处理单元不同的第二处理单元。

在一些实施例中，前驱气体经由一个或多个喷头2016被引入到腔室2004中。在一些实施例中，前驱气体是sih4和其他合适的气体中的至少一种。

在一些实施例中，陶瓷控温圆顶2018将可调感应线圈2014与腔室主体2002分开。在一些实施例中，加热/冷却板2020邻近可调感应线圈2014以调节其温度。

在一些实施例中，涡轮泵系统2010被配置成从腔室2004中去除反应副产物。在一些实施例中，涡轮泵系统2010被配置成在去除反应副产物的同时可承受反应副产物的高温和高反应性。

根据一些实施例，在由可调静电吸盘2012支撑的晶圆/衬底上或中形成沟槽绝缘层。沟槽绝缘层由注入到腔室2004中的反应物形成。在一些实施例中，反应物是sih4和o2，并且在腔室2004内反应以形成sio2。在一些实施例中，用于在腔室2004中的晶圆/衬底之中或之上形成沟槽绝缘层的化学式为：

sih4+o2+he(作为载气)→sio2+h2o+he(作为载气)

根据一些实施例，电绝缘材料沉积速率和电绝缘层溅射-蚀刻速率受注入到腔室2004中的载气的类型的影响。根据一些实施例，电绝缘材料沉积速率和电绝缘体层溅射-蚀刻速率受注入到腔室2004中的载气的原子质量的影响。根据一些实施例，电绝缘材料的沉积速率和电绝缘体层溅射-蚀刻速率与载气的原子质量成反比。根据一些实施例，载气的原子质量越低，电绝缘材料沉积的速率越大，电绝缘层溅射-蚀刻的速率越大。

根据一些实施例，电绝缘材料的沉积速率和电绝缘体层的溅射-蚀刻速率基于注入腔室2004中的载气的类型、由可调感应线圈2014提供的功率由可调感应线圈2014提供的频率、由可调静电吸盘2012提供的功率和由可调静电吸盘2012提供的频率中的至少一种。

根据一些实施例，通过调节注入腔室2004中的载气的类型、可调谐感应线圈2014所产生的功率、可调谐感应线圈2014所产生的频率、可调谐静电卡盘2012所产生的功率和可调谐静电卡盘2012所产生的频率中的至少一种来调整电绝缘材料沉积速率和电绝缘层溅射-蚀刻速率中的至少一个。在一些实施例中，在腔室2004内，由可调谐感应线圈2014产生的功率和频率以及可调谐静电吸盘2012产生的功率和频率产生静电场。在一些实施例中，可调谐感应线圈2014产生固定的瓦数(wattage)，可调谐静电吸盘2012产生可调节的瓦数以对静电场进行调谐。在一些实施例中，可调谐静电吸盘2012产生固定的瓦数，并且可调谐感应线圈2014产生可调节的瓦数以调谐静电场。在一些实施例中，可调感应线圈2014和可调静电卡盘2012均提供各自的可调功率频率，以产生和调整腔室2004内的静电场。

在一些实施例中，可调感应线圈2014提供5000瓦特或更高的固定射频功率。在一些实施例中，可调感应线圈2014提供7000瓦特的固定射频功率。

在一些实施例中，可调静电卡盘2012提供2500瓦或更小的固定射频功率。在一些实施例中，可调静电卡盘2012是可调节的，以提供对应于相应绝缘体沉积速率的一个或多个预定瓦数。

在一些操作的实施例中，在由可调感应线圈2014和可调静电卡盘2012产生且位于可调感应线圈2014和可调静电卡盘2012之间的静电场的影响下，轰击的离子和电子与o2等离子体分离。在一些实施例中，可调静电卡盘2012是晶圆夹持(wafer-holding)电极。当将rf偏置电源施加到可调静电卡盘2012上时，在沉积期间会产生大量的离子轰击(溅射-蚀刻)成分。对于衬底沟槽填充，等离子体处理因此是同时进行的沉积/蚀刻过程，其中在沉积过程中通过反应离子将疏松沉积的氧化物溅射掉。

在一些实施例中，通过将可调感应线圈2014的功率调节至5000瓦或更高、将可调静电卡盘2012的功率调节至2500瓦特或更低和将进入室腔2004的前驱气体的流量调节至相对较高的速率中的至少一个，将腔室2004可调至大于15/1的d/s比。

在一些实施例中，通过以下中的至少一个：将可调感应线圈2014的功率调节到5000瓦或更高；调节可调静电吸盘2012的功率至大于3000瓦特且小于4000瓦特；以及将进入腔室2004的前驱体气体的流速调节为低于实现大于15/1的d/s比的前驱体气体的流速，将腔室2004可调至小于7/1的d/s比。

在一些实施例中，通过以下中的至少一项：将可调节感应线圈2014的功率调节到5000瓦或更高；调节可调节的静电卡盘2012的功率大于1000瓦特且小于3000瓦特；将进入腔室2004的前驱气体流速调节为低于实现大于15/1的d/s比的前驱体气体的流速；以及将进入腔室2004的前驱气体流速调节为大于实现小于7/1的d/s比的前驱体气体的流速，将腔室2004可调节到7/1至15/1之间的d/s比。

如本发明所述的半导体装置100的制造通常包括在衬底的沟槽中形成三个电绝缘体层。但是，在衬底的沟槽中形成除三个电绝缘体层之外的层是在预期之内的。根据一些实施例，在衬底的沟槽中形成少于三个电绝缘体层以形成隔离结构。根据一些实施例，在衬底的沟槽中形成多于三个的电绝缘体层以形成隔离结构。根据一些实施例，至少由于不同的电绝缘体层是在不同的时间、在不同的条件等下分别形成的，所以一个电绝缘体层中可测量的物理性质(诸如密度)的数值是不同于其他一个电绝缘层的可测量物理性质的数值。

根据一些实施例，一种形成半导体装置的方法，包括：以第一速率在半导体衬底的沟槽中形成第一电绝缘体层；以及以第二速率在第一电绝缘层上方形成第二电绝缘层，其中，第二速率小于第一速率。

根据一些实施例，形成所述第一电绝缘体层包括形成氧化物层。

根据一些实施例，该方法包括：在所述半导体衬底上形成介电层；以及通过蚀刻所述介电层和所述半导体衬底形成所述沟槽。

根据一些实施例，形成所述第一电绝缘体层包括：以第三速率在所述半导体衬底上方沉积电绝缘材料，以及以第四速率溅射-蚀刻所述第一电绝缘体层，其中，所述第三速率与所述第四速率的比大于15/1。

根据一些实施例，形成所述第二电绝缘体层包括以第三速率在所述第一电绝缘体层上方沉积电绝缘材料，以及以第四速率溅射-蚀刻所述第二电绝缘体层，其中，所述第三速率与所述第四速率的比小于7/1。

根据一些实施例，该方法包括以第三速率在所述第二电绝缘层上方形成第三电绝缘层，其中，所述第三速率大于所述第二速率。

根据一些实施例，形成所述第三电绝缘体层包括以第四速率在所述第二电绝缘体层上方沉积电绝缘材料，以及以第五速率溅射-蚀刻所述第三电绝缘体层，其中，所述第四速率与所述第五速率之比在7/1至15/1的范围内。

根据一些实施例，沟槽具有第一高度与第一宽度之比(h1/w1)的第一纵横比，形成所述第一电绝缘体层包括形成所述第一电绝缘体层以具有第一电绝缘体层沟槽，所述第一电绝缘体层沟槽具有第二高度与第二宽度之比的第二纵横比(h2/w2)，以及所述第二纵横比小于所述第一纵横比。

根据一些实施例，该方法包括在所述半导体衬底中与所述第一电绝缘体层相邻地形成第一导电区，以及在所述半导体衬底中与所述第一电绝缘体层相邻地形成第二导电区，其中，所述第一导电区不同于所述第二导电区。

根据一些实施例，一种半导体装置包括隔离结构，隔离结构具有第一电绝缘体层，位于半导体衬底的沟槽中；和第二电绝缘体层，位于所述沟槽中并且在所述第一电绝缘体层上方。

根据一些实施例，所述第一电绝缘层具有可测量的物理特性，所述第二电绝缘层具有所述可测量的物理特性，以及所述第一电绝缘体层的所述可测量的物理特性的值不同于所述第二电绝缘体层的所述可测量的物理特性的值。

根据一些实施例，所述可测量的物理特性是密度。

根据一些实施例，所述沟槽的纵横比为第一高度与第一宽度之比(h1/w1)，所述第一电绝缘体层中的第一电绝缘体层沟槽的纵横比为第二高度与第二宽度之比(h2/w2)，以及所述第一电绝缘体层沟槽的纵横比与所述沟槽的纵横比不同。

根据一些实施例，所述隔离结构包括位于所述沟槽中并且位于所述第二电绝缘体层上方的第三电绝缘体层。

根据一些实施例，所述第一电绝缘体层沟槽的纵横比小于所述沟槽的纵横比。

根据一些实施例，半导体装置包括位于所述半导体衬底中且与所述隔离结构的第一侧壁相邻的第一导电区域；以及位于所述半导体衬底中且与所述隔离结构的第二侧壁相邻的第二导电区域。

根据一些实施例，所述第一导电区域是漏极区域和源极区域中的至少一个。

根据一些实施例，所述第一电绝缘体层是第一氧化物层，并且所述第二电绝缘体层是第二氧化物层。

根据一些实施例，一种形成半导体装置的方法，包括在半导体衬底的沟槽中形成第一氧化物层，其中，所述第一氧化物层具有第一密度；以及在所述沟槽中且在所述第一氧化物层的上方形成第二氧化物层，其中所述第二氧化物层具有第二密度，其中，所述第二密度不同于所述第一密度。

根据一些实施例，该方法包括在所述沟槽中且在所述第二氧化物层上方形成第三氧化物层，其中，所述第三氧化物层具有不同于所述第二密度的第三密度。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

尽管已经以特定于结构特征或方法动作的语言描述了主题，但是应当理解，所附权利要求的主题不必限于上述特定特征或动作。相反，上述特定特征和动作被公开作为实现至少一些权利要求的示例形式。

本发明提供了实施例的各种操作。描述某些或所有操作的顺序不应解释为暗示这些操作必定是顺序相关的。将意识到替代的顺序具有描述的好处。此外，应当理解，并非所有操作都必须在本发明提供的每个实施例中存在。而且，应当理解，在一些实施例中并非所有操作都是必需的。

应当理解，诸如出于简化和易于理解的目的，本发明中描绘的各层，各部件，各元件等以具有相对于彼此的特定尺寸(诸如结构尺寸或方向)示出，但是在一些实施例中，它们的实际尺寸与发明所示的基本上不同。另外，存在用于形成本发明提及的层、区域、特征、元件等的多种技术，诸如，蚀刻技术、平坦化技术、注入技术、掺杂技术、旋涂技术、溅射技术、生长和诸如化学汽相沉积(cvd)之类的沉积技术中的至少一种。

此外，“示例性”在本发明中用来表示用作示例、实例、说明等，并且不一定是优越的。如在本申请中使用的，“或”旨在表示包括性的“或”而不是排他性的“或”。另外，在本申请和所附权利要求书中使用的“一个”和“一种”通常应被解释为意指“一个或多个”，除非另有说明或从上下文中清楚地是针对单数形式。而且，a和b等中的至少一个通常表示a或b或a和b两者。此外，就使用“包括”，“具有”，“具备”，“带有”或其变体的情况而言，这些术语旨在以类似于术语“包含”的方式带有包含性。此外，除非另有说明，“第一”，“第二”等并非暗示时间方面，空间方面、顺序等。相反，这些术语仅用作部件、元素，项目等的标识符，名称等。诸如，第一元素和第二元素通常对应于元素a和元素b或两个不同的元素或两个相同的元素或同一元素。

此外，尽管已经针对一个或多个实施方式示出和描述了本公开，但是基于对本说明书和附图的阅读和理解，本领域的其他普通技术人员将想到等同的变换和修改。本公开包括所有这样的修改和变更，并且仅由所附权利要求的范围限制。特别是关于上述组件(诸如，元素，资源等)执行的各种功能，除非另有说明，用于描述此类组件的术语旨在与执行所述组件指定功能的任何组件相对应。所描述的组件(诸如，在功能上等效)，即使在结构上不等同于所公开的结构。另外，尽管本公开的特定部件可能已经关于几个实施方式中的仅一个实施方式被公开，但是这种部件可以与其他实施方式的一个或多个其他部件组合，这对于任何给定的或特定的应用都可能是期望和有利的。