专利名称：具有固定桁条的集成电路触点的制作方法
技术领域：
本发明涉及集成电路触点的结构，尤其涉及那些尺寸比较大的结构。
背景技术：
硅集成电路由有源器件区组成，它们构筑在硅衬底上，彼此被一围绕于有源区并配置在硅衬底上的绝缘体相互隔离。被隔离的器件通过制作在绝缘体上的导电薄膜线条加以互联，以形成电路。隔离的有源器件从衬底到导电薄膜线条通过触点加以连接起来。
这可参见
图1，其中示出一CMOS倒相器的晶体管示意图，它具有一NMOS增强型晶体管59、一PMOS增强型晶体管57和四根导电线条基准接地线条Vss 51、电源线条Vcc 55、输入信号线条IN 53，以及输出信号线条OUT60。两个晶体管的各栅极都耦合到输入信号53。电源线Vcc 55在触点64连到PMOS晶体管57的源极，基准接地线Vss 51在触点61连到NMOS晶体管59的源极。NMOS晶体管59和PMOS晶体管57分别在触点62和63连到输出信号OUT 60。触点61-64用于使单个导电线条与有源区晶体管电学耦合，以形成倒相器电路。
在图2中，示出NMOS晶体管59，它由被栅极输入信号IN 53分隔并构筑在P阱65中的n型电极67构成。NMOS晶体管59的源极沿触点61连到Vss51，而其漏极通过触点62连到信号输出OUT 60。同样地，构筑在N阱69中的PMOS晶体管57，由被相同的栅极输入信号IN 53分隔的p型电极71构成。PMOS晶体管57的源极沿触点64连到Vcc 55并沿触点63连到信号输出OUT 60。
参考图3，NMOS晶体管59和PMOS晶体管57依据薄膜层来限定，以形成在P型衬底70中的有源区。NMOS晶体管59由被输入栅极53分隔并构筑在p阱65中的n型源极67a和n型漏极67b构成。构筑在n阱69中的PMOS晶体管57，由被输入栅极53分隔的p型源极71b和p型漏极71a构成。PMOS晶体管57和NMOS晶体管59彼此由场氧化物75隔离开，且为了减少接触电阻，它们的漏、栅和源极都具有一硅化物薄层77。一二氧化硅绝缘层73覆盖并进一步隔离晶体管59和57。
如图4所示，通过使用掩模步骤，在二氧化硅73中制成穿通其表面分别到达晶体管59和57的每个电极67和71的通孔或接触孔72。虽然具有倾斜坡的通孔能提供良好的台阶覆盖，但因减少触点尺寸已成为先进光刻图像成形技术中的一个重要因素，所以只示出垂直的通孔72。于是在二氧化硅73上覆盖诸如CVD钨79一类导体。因为钨既可用作为构成导电薄膜线条的金属(诸如铝)与硅电极67和71之间良好的接触阻挡，也可作为良好的互联填充物，用以改进金属的台阶覆盖，所以使用钨79。
然后如图5所示，对钨79进行刻蚀去除，以形成与二氧化硅73等高的表面。被二氧化硅73包围的钨79形成图1和2中所代表的触点61-64。最后，用铝等金属形成位于触点61-64上的三条导电薄膜线条51、60和55，以分别形成图1和2所示的线条Vss、OUT和Vcc。
参考图7，半导体触点结构的特写图示出配置在硅衬底主体12上的二氧化硅绝缘层13，在此二氧化硅绝缘层13中制作有垂直的接触孔11。在二氧化硅绝缘层13上以及接触孔腔15中覆盖上CVD钨15。然后如图8所示，对钨17进行刻蚀去除，只留下通孔或触点19。
在接触孔中具有良好的互联台阶覆盖，俾使钨充分地覆盖在接触窗口的侧壁，并形成与周围的二氧化硅绝缘层相对等高的表面，这是很重要的。否则，触点对有源器件区可形成差导电通路，或者触点表面上的不规则性可以在接着的加工薄膜层步骤中被放大，导致低的元件成品率。因此触点应足够小以允许在对钨进行刻蚀去除后形成完整的触点填充。因此，如图9所示，布局的需要是所有的触点至少在一个方向上的尺寸保持最小。在图9中，触点21和23的俯视图示出它们各自的宽度w和W的尺寸相等，但各自的长度1和L的尺寸则并不相等。宽度设定为可保证良好台阶覆盖的一公共最小值。
图10分别示出在硅衬底26上形成的并覆以钨层25的具有不同宽度W1和W2的两个接触孔27和29切下部分的三维图。如图11所示，在对钨25进行刻蚀去除后，示出较小宽度W1的触点中的钨25完全覆盖住接触孔27的侧壁，提供了良好的互联台阶覆盖。然而，在较大宽度W2的触点中，钨25的刻蚀去除却显示出沿接触孔29的侧壁形成有残留的桁条31。因此，若如图12所示，使用已有技术的方法构成一尺寸比较大的触点(它的至少一个实际尺寸为几微米或更大)，则沿接触孔侧壁35的周边将显示出长的钨桁条37。由于薄膜中应力的不同，所以整个或部分钨桁条37可从侧壁35上分离和隆起，并再淀积在大圆晶片表面上的其他部位，导致有缺陷的器件。
因此，在硅集成电路中一般只使用最小尺寸的触点，对较大的触点则构成并排的多个接触窗口。这就为最小的器件尺寸提供可能，因为，一般在亚微米范围内的最小尺寸的触点，通常由集成电路中构筑触点所用光刻成像技术的最小分辨能力加以确定。
只使用最小尺寸的触点对电路进行布局通常不成问题。然而，只使用最小尺寸的触点，不能对特定的测试结构、工艺监测器特征和光处理辅助设备进行布局。例如，可能发生触点刻蚀工艺监测器所具有的斑点尺寸元件大于最小的触点尺寸。此外，一些光对准工具需要把大尺寸特征印制在大圆片上，以实现对准。还有其它的对准工具需要清除先前印制在对准标记上的抗蚀剂。这通过除去该对准标记上大区域中的抗蚀剂来加以完成。再者，如果工艺流程包括向触点进行“插头”注入(“plug implant”)，这通常为扩展电阻结构提供，用以监测注入剖面，则扩展电阻的结构需要大于一百微米的特征尺寸以供测量。
如果这些大的触点几何尺寸包含在一光掩模或大圆片上，则所造成的上述桁条可能从接触窗口的侧壁上剥离下来而引起缺陷问题。
本发明的一个目的是提供一种大尺寸的接触结构，它能减少桁条从接触窗口侧壁上的分离和剥离。发明内容上述目的已在大尺寸的触点结构中加以实现，它可增加桁条对接触窗口侧壁的粘附性而同时减少桁条上的应力。与已有技术中其周边构成光滑的连续直线的大触点不同，依据本发明，大的触点结合有开槽的梳状(grooved comb-like)图形沿其周边分布。此开槽的图形通过增加侧壁表面面积，从而增加桁条对侧壁的粘附性，而起着使桁条固定在侧壁上的作用。此外，开槽的图形给桁条提供向外凸出的部分，有助于消除加到主要桁条主体上的任何应力。
为了进一步减少桁条从接触窗口侧壁上的分离和剥离，把开槽的图形作成具有最小的尺寸，在至少一个侧向上最好是0.2μm到1.0μm。然而，此最小的尺寸一般限定在用于构成其中使用触点的集成电路薄膜层构图中的光刻技术所允许的最小尺寸。结合有这样一种最小尺寸的凹槽图形的触点可增加接触窗口开槽图形中的台阶覆盖，从而也可增加桁条对接触孔侧壁的粘附性。这增强了凹槽图形把桁条固定在接触窗侧壁上的能力。
附图概述图1是已有技术的CMOS倒相器电路的示意图。
图2是图1示意图的俯视平面布局图。
图3-6示出在硅的平面构成触点，以形成图1的CMOS倒相器的已有技术的方法。
图7-9图示说明构成触点的已有技术的方法。
图10是已有技术中构成两个宽度不同的触点工艺步骤的透视图。
图11是利用图10所示工艺步骤所获触点的透视图。
图12是已有技术中沿其周边侧壁铺有残留桁条的大接触孔的俯视图。
图13是依据本发明构成触点的大接触孔的透视图。
图14示出具有一附加钨覆盖层的图13的接触孔。
图15是一触点的透视图，示出利用依据本发明的凹槽使残留的桁条附着在接触孔的侧壁。
图16是依据本发明的两个大触点的俯视图。
图17是依据本发明较佳实施例的触点俯视图。
图18是图17的触点侧壁的特写图。
本发明的最佳实施方式参考图13，在衬底主体36的有源区34上方的绝缘体材料32中形成接触孔44。对接触孔44的外部周边进行光刻构图，以形成向外凸出的凹槽，它们切入绝缘体材料32而远离接触孔的中心区。然后如图14所示，在绝缘体材料32上以及有源区34上的接触孔中覆以导电材料，最好是钨38，它填满了接触孔的内腔以及光刻形成的凹槽区。然后如图15所示，对钨38进行刻蚀，从而使钨填满凹槽区40并对着绝缘体32的侧壁沿接触孔的内部周边形成桁条42。凹槽40增加了接触孔侧壁的表面面积。较大的表面面积，转而增加桁条42对侧壁的粘附性。此外，凹槽40有助于使桁条42上的应力分布到其外伸的凹槽40上，使得桁条42可承受更高的应力水平。
参考图16，示出依据本发明的两个可能的凹槽图形；一个是沿触点周边具有不规则分布的凹槽图形41，另一个是规则分布的凹槽图形39。沿触点周边的凹槽图形对本发明并不是决定性的，但凹槽图形最好在至少一个侧向延伸方向X或Y上具有等于最小触点尺寸的尺寸。这保证良好的台阶覆盖进入触点的凹槽区，进一步加强了桁条对接触窗口侧壁的粘附性。由构成其上作有触点的集成电路所用光刻技术的最小分辨能力来确定最小的触点尺寸。
参考图17，示出依据本发明较佳实施例中具有矩形壁排列的触点49的俯视图，在触点的侧壁附着有钨的桁条43。触点49具有沿其整个周边均匀分布的由直线围着的凹槽图形45。
参考图18，由直线围着的凹槽45具有宽度为W3、长度为L3并以GAP的距离隔开。将宽度W3作成等于最小触点的尺寸，使得钨43在凹槽区47形成良好的台阶覆盖。最好把分隔邻近凹槽45的GAP作成等于一凹槽45宽度W3的二到十倍，把长度L3作成比最小的触点尺寸大四倍，从而允许为良好的粘附性区和应力分布能力创造条件。
权利要求
1.一种半导体触点结构，其特征在于包括具有包括衬底和薄膜层在内的多层结构的半导体主体，它们都具有相对应的主表面，所述衬底的对应主表面靠近所述薄膜层的对应主表面，所述衬底具有有源区，所述主体包含有从所述有源区延伸出来的通孔，终止在位于所述衬底相对面上所述薄膜层对应主表面中的小孔，所述通孔具有围绕一轴排列的光刻构图周边，所述轴垂直于所述对应主表面而延伸，所述光刻构图周边具有多个隔开的从所述轴向外延伸的开槽凸起。
2.如权利要求1所述的半导体触点结构，其特征在于第一对所述开槽凸起之间的间隔与第二对所述开槽凸起之间的间隔并不相同。
3.如权利要求1所述的半导体触点结构，其特征在于所述开槽凸起沿所述光刻构图的周边以规则间距分布。
4.如权利要求3所述的半导体触点结构，其特征在于所述规则间距是所述开槽凸起宽度尺寸的二到十倍。
5.如权利要求1所述的半导体触点结构，其特征还在于周边的边长的尺寸大于1μm。
6.如权利要求1所述的半导体触点结构，其特征在于所述开槽凸起具有宽度一般平行于所述光刻构图周边，以及长度垂直于所述光刻构图周边的直线形状。
7.如权利要求7所述的半导体触点结构，其特征在于所述宽度的尺寸在0.2μm和1.0μm之间。
8.一种半导体触点结构，其特征在于包括具有由至少一个通孔联结起来的衬底和薄膜层的半导体主体，所述通孔具有限定为光刻构图周边的矩形侧壁，周边所带开槽突起从所述侧壁向外延伸，形成锯壁状轮廓，从而增加所述侧壁的表面面积，而所述衬底包括有源区以及从所述有源区延伸并终止于位于所述薄膜层中一小孔的所述通孔。
9.如权利要求8所述的半导体触点结构，其特征在于所述开槽凸起沿所述光刻构图周边均匀分布。
10.如权利要求8所述的半导体触点结构，其特征在于第一对所述开槽凸起之间的间隔与第二对所述开槽凸起之间的间隔并不相同。
11.如权利要求8所述的半导体触点结构，其特征在于所述开槽凸起具有宽度一般平行于所述光刻构图周边，以及长度垂直于所述光刻构图周边的直线形状。
12.如权利要求11所述的半导体触点结构，其特征在于所述开槽凸起沿所述光刻构图周边以规则间距分布，任意两个开槽凸起之间的距离在所述宽度的两到十倍的范围内。
13.一种半导体触点结构，其特征在于包括具有包括衬底和薄膜层在内的多层结构的半导体主体，它们由一具有中心区和带有光刻构图周边的侧壁的通孔联结起来，所述光刻构图周边具有从所述中心区向外延伸的凸起，所述通孔中排列有桁条，所述桁条具有第一和第二相对应的边，所述第一边具有匹配于所述光刻构图周边轮廓的轮廓，带着沿所述第二边的整个长度与之相关联的均匀形状。
14.如权利要求13所述的半导体触点结构，其特征在于第一对所述开槽凸起之间的间隔与第二对所述开槽凸起之间的间隔并不相同。
15.如权利要求13所述的半导体触点结构，其特征还在于周边边长的尺寸大于1μm。
16.如权利要求13所述的半导体触点结构，其特征在于所述开槽凸起沿所述光刻构图周边以规则间距分布。
17.如权利要求13所述的半导体触点结构，其特征在于第一对所述开槽凸起之间的间隔与第二对所述开槽凸起之间的间隔并不相同。
18.如权利要求13所述的半导体触点结构，其特征在于所述开槽凸起具有宽度一般平行于所述的光刻构图周边，以及长度垂直于所述的光刻构图周边的直线形状。
19.如权利要求18所述的半导体触点结构，其特征在于所述开槽凸起沿所述光刻构图周边以规则间距分布，任意两个开槽凸起之间的距离在所述宽度的两到十倍的范围内。
20.如权利要求13所述的半导体触点结构，其特征在于所述通孔具有限定为光刻构图周边的矩形侧壁，所述光刻构图周边具有从形成锯壁图形的所述侧壁向外延伸的开槽凸起，从而增加所述侧壁的表面面积。
全文摘要
一种具有牢固地粘附在接触孔(44)侧壁上的桁条(42)的大尺寸触点。使接触孔(44)作成具有带着向外凸出槽(40)的光刻构图周边。槽的尺寸在至少一个方向上等于最小的触点尺寸，以便保证槽区中良好的台阶覆盖。槽(40)通过增加能增加粘附性的侧壁表面面积，使应力从桁条(42)分布到槽区上，并为槽(40)提供良好的台阶覆盖，而起着把桁条固定在接触孔(44)的侧壁上的作用。
文档编号H01L23/522GK1159250SQ96190055
公开日1997年9月10日 申请日期1996年5月29日 优先权日1995年7月11日
发明者布拉德利·J·拉森, 库尔特·舍腾雷博 申请人:爱特梅尔股份有限公司