利于制造环绕式栅极纳米线场效电晶体的方法
【技术领域】
[0001]本发明关于集成电路以及制造集成电路的方法，更详而言之，本发明有关于利于制造具有一个或多个纳米线的半导体元件，像是环绕式栅极纳米线场效电晶体的方法。
【背景技术】
[0002]互补式金氧半导体(CMOS)技术是应用于超大型集成电路(ULSI)的主要技术。在过去的几十年内，缩小互补式金氧半导体的尺寸一直是微电子产业的原则重点。
[0003]电晶体，例如金氧半场效电晶体(MOSFET)，通常是块状半导体型元件或是绝缘体上覆硅(SOI)型元件。大部分集成电路是在块状半导体基板上以互补式金氧半导体制程制造出。
[0004]在块状半导体型元件中，电晶体，像是金氧半场效电晶体，被建于块状基板表面的顶部上。该基板被掺杂以形成源极区与漏极区，而导电层被设置于该源极区与该漏极区之间。该导电层于电晶体中作为栅极来使用，而该栅极控制表面与该漏极区之间的通道中的电流。随着电晶体越来越小，该电晶体的主体厚度(或是位于反转通道之下的空乏层厚度)必须按照比例缩小以实现优异的短通道性能。
[0005]实际上，该栅极与通道区的几何形状可变得相当复杂。在一种元件的类型中，栅极可被配置在该通道下方，以及该通道顶部和两侧上，以定义环绕式栅极元件，例如环绕式栅极金氧半场效电晶体元件。该环绕式栅极组构有利且显著地增加该反转层的范围。
【发明内容】
[0006]习知技术的各种缺点皆被克服，且在一态样中，通过提供一种利于制造具有至少一个纳米线的半导体元件的方法来提供其他优点。该利于制造的方法包括:提供具有至少一个分层或凸块的至少一个堆迭结构于基板结构之上；选择性氧化该至少一个堆迭结构的至少一部分以形成至少一个纳米线在被该至少一个堆迭结构的氧化材料所围绕的区域中延伸；以及从该至少一个堆迭结构去除该氧化材料，暴露出该至少一个纳米线。
[0007]通过本发明的技术可实现其他的特征与优点。本发明的其他实施例与态样将在本文中详细描述且被认为是请求项保护范围内的一部分。
【附图说明】
[0008]于本说明书的结论中，已特别指出本发明的一个或多个态样且明确要求作为请求范围的例子。本发明的前述与其他目的、特征以及优点在以下实施方式结合附图将为显而易见:
[0009]图1A-图1E根据本发明的一个或多个态样，描述利于制造包括一个或多个纳米线的半导体元件的方法的一个实施例；
[0010]图2A-图2E根据本发明的一个或多个态样，描述提供包括多个堆迭菱形凸块或脊部的堆迭结构从基板结构的鳍部延伸出的制程的一个实施例，且其可用于促进制造包含至少一个纳米线的半导体元件；
[0011]图3A-图3E根据本发明的一个或多个态样，描述形成从基板结构的鳍部延伸多个堆迭菱形凸块或脊部的制程的另一实施例，且其可用于促进制造包括至少一个纳米线的半导体元件；以及
[0012]图4A-图4F根据本发明的一个或多个态样，描述从基板结构促进制造具有一个或多个纳米线的半导体元件的制程的另一实施例，如同图2A-2E与图3A-3E所提供的制程。
【具体实施方式】
[0013]本发明的态样和某些特征、优点和细节，将参照在附图中示出的非限制性实施例更全面地说明如下。习知的材料、制造工具、加工技术等描述将省略以免不必要地模糊本发明的细节。然而，应当理解的是，在实施方式和具体例子虽然指示本发明的各态样，都仅是以例示的方式给出的，并且不限定方式。在基本发明概念的精神与范围内，于本公开内容中各种替代、修改、添加和/或排列对于本领域的相关技术人员皆是显而易见的。
[0014]本文中所揭露的，至少部分地，利于制造具有一个或多个纳米线的半导体材料的方法。如本文所使用的，纳米线为细长结构与，例如，直径几纳米或更小的数量级。或者，纳米线可被定义为具有厚度或直径限制为，例如，十纳米或更小，以及无限制的长度的细长结构。通过示例，本文中所讨论的半导体元件使用半导体纳米线。于一个实施例中，纳米线被并入电晶体中，例如金氧半场效电晶体(MOSFET)。
[0015]有利的是，本文所揭露的制程适用于互补式金氧半导体(CMOS)加工。如上所述，场效电晶体(FET)的栅极与通道的几何形状可以为相当复杂。在其中一种类型的半导体元件中，栅极可被设置于通道下方以及在该通道上方与它的两侧上，用以定义环绕式栅极元件，例如环绕式栅极金氧半场效电晶体元件。环绕式栅极金氧半场效电晶体元件的有利之处在于其具有显著增加的反转层。在一实施例中，该环绕式栅极金氧半场效电晶体元件可用纳米线实施，栅极结构围绕该纳米线形成。
[0016]因为对于通道具有优异的栅极控制性能以及最小化短通道效应，所以具有环绕式栅极结构的纳米线场效电晶体在半导体制造业中受到相当大的关注。然而，纳米线场效电晶体的制造可以是有挑战性的。此外，纳米线场线电晶体的驱动电流很大程度会被单个纳米线的小横截面面积限制住。本文所建议的是制造纳米线的不同制程，包括多个纳米线垂直排列成平行间隔关系，以便形成垂直堆迭或鳍部的类型。该多个纳米线的垂直对齐能提供每一元件区更高的驱动电流。更进一步而言，本文所揭露的制程能被用于不同类型的纳米线，像是不同类型的半导体纳米线包括，例如，硅纳米线、硅锗或是锗纳米线。
[0017]一般来说，本文所揭露的是利于制造具有一个或多个纳米线的半导体元件的方法。所述的有利方法包括，例如:提供具有至少一个分层或凸块延伸于基板结构上的至少一个堆迭结构；选择性氧化该至少一个堆迭结构的至少一部分，以形成至少一个纳米线，该至少一个纳米线于被该至少一个堆迭结构的氧化材料所围绕的区域中延伸；以及从该至少一个堆迭结构去除该氧化材料，露出该至少一个纳米线。于一实施例中，该堆迭结构包括延伸于该基板结构上的多个分层或凸块，所述的选择性氧化该堆迭结构的至少一部分利于形成多个纳米线在被该堆迭结构的氧化材料所围绕的区域中延伸，以及所述的从该堆迭结构中去除氧化材料而露出多个纳米线。藉由示例的方式，该多个纳米线可被隔开且实质上以平行、垂直的方向延伸，例如，鳍部或延伸的鳍部。
[0018]于一实施例中，提供至少一个堆迭结构可包括生长第一半导体材料与第二半导体材料的多层在该基板结构上方，以及对该多个材料层进行蚀刻以提供堆迭结构。藉由具体示例的方式，可在基板结构上方生长该第一半导体材料与该第二半导体材料的多个交替层，例如在延伸于基板之上的一个或多个鳍部上方。作为一个例子，该第一半导体材料可以为或可包括硅锗(SiGe)，而该第二半导体材料可为或可包括硅(Si)。
[0019]于一实施例中，所述的选择性氧化可包括氧化基板结构的上部，而所述去除可包括从该基板结构的上部去除氧化材料以利于该至少一个纳米线的至少一部分的完全360度的暴露，例如，接着利于形成环绕式栅极结构在该露出的纳米线周围。
[0020]于一实施例中，该堆迭结构包括一个或多个凸块(如一个或多个脊部)延伸于基板结构之上，而该一个或多个凸块可被组构或定位为菱形凸块。藉由示例的方式，多个菱形凸块可用连续的磊晶制程生长，如下文所述者。于一实施例中，从基板结构的鳍部的上部延伸出一个或多个凸块，且所述的选择性氧化可包括氧化该鳍部的上部。在这样的情况下，所述的去除包括去除(至少部分地)该鳍部的上部的氧化材料，例如，用以促进大部分较低的纳米线的完全360度的暴露。
[0021]在某些实施例中，不同的技术被提出用以建立多个堆迭的菱形凸块延伸于基板结构之上。于一实施例中，所提供的该堆迭结构可包括:经由第一磊晶制程，形成多个凸块中从该基板结构的上部延伸出(像是鳍部在基板之上延伸的上部)的第一菱形凸块；提供硬遮罩层保形地缠绕该第一菱形凸块；对该硬遮罩层进行蚀刻以显露出尖部或该第一菱形凸块的上部；经由第二磊晶制程形成第二菱形凸块从该第一菱形凸块中延伸出；接着从该第一菱形凸块中去除该硬遮罩层以显露出该多个凸块。如果需要三个或更多个菱形凸块，则对于该堆迭结构中(或鳍部)生