一种FinFET及其制造方法
【技术领域】
[0001]本发明涉及一种半导体器件制造方法，具体地，涉及一种FinFET制造方法。
技术背景
[0002]随着半导体器件的尺寸按比例缩小，出现了阈值电压随沟道长度减小而下降的问题，也即，在半导体器件中产生了短沟道效应。为了应对来自半导体涉及和制造方面的挑战，导致了鳍片场效应晶体管，即FinFET的发展。
[0003]FinFET目前可分为两大类，一类是统一的栅电位FinFET，即所有的栅极由统一的电压控制，相当于彼此并联，便于控制；另一类是独立的栅电位FinFET，即位于鳍片两侧的两个栅分别由不同的电压控制，可分别控制栅电位使沟道处于不同的状态。由于独立栅电位FinFET可以自由控制两个栅上的电位，使得沟道能够更好地关断，比统一栅电位的FinFET具有更好的性能。
[0004]对于独立栅电位FinFET而言，在现有工艺中，鳍片两侧的两个栅具有相同的尺寸和形状，因此对于沟道两端的控制能力较差，影响器件性能。
[0005]为了解决上述问题，本发明提供了一种新型非对称FinFET制作方法，即在去除伪栅叠层，形成伪栅空位后，在述半导体结构鳍片的一侧覆盖光刻胶，去除或减薄未被光刻胶覆盖一侧的侧墙，使得鳍片一侧的空位宽度大于另一侧的空位宽度，那么在接下来形成栅极叠层时，鳍片一侧的栅极叠层厚度会大于另一侧，其范围覆盖了整个沟道以及沟道两侧的源漏扩展区，很好地控制了沟道两端的电位，可有效地提高独立栅电位FinFET两个栅极的控制能力，更利于提高器件各方面的性能。
【发明内容】
[0006]本发明提供了一种FinFET制造方法，可有效地提高独立栅电位FinFET两个栅极的控制能力。具体的，本发明的FinFET制造方法，包括:
[0007]a.提供衬底；
[0008]b.在所述衬底上形成鳍片；
[0009]c.形成位于所述鳍片上方沟道保护层；
[0010]d.形成位于所述鳍片两侧的浅沟槽隔离结构；
[0011]e.在所述鳍片中部的沟道上方和侧面形成伪栅叠层和侧墙；
[0012]f.在鳍片两端分别形成源漏区；
[0013]g.淀积层间介质层以覆盖所述伪栅叠层和所述源漏区，进行平坦化，露出伪栅叠层；
[0014]h.去除所述伪栅叠层，形成伪栅空位，露出位于鳍片中部的沟道以及沟道保护层；
[0015]1.在述半导体结构鳍片的一侧覆盖光刻胶；
[0016]j.去除或减薄未被光刻胶覆盖一侧的侧墙；
[0017]k.去除光刻胶，并在所述伪栅空位中填充栅极叠层；
[0018]1.对所述半导体进行平坦化处理，暴露出沟道保护层，形成第一分立栅叠层和第二分立栅叠层。
[0019]其中，所述沟道保护层的材料为二氧化硅和/或氮化硅。
[0020]其中,所述侧墙的材料为氮化娃,所述侧墙的厚度为7?15nm。
[0021 ] 其中，去除所述侧墙的方法为各向同性刻蚀干法刻蚀。
[0022]其中，所述第二分立栅叠层的宽度大于位于鳍片另一侧的第一分立栅叠层的宽度。
[0023]相应的，本发明还提供了一种半导体结构，包括:
[0024]衬底；
[0025]位于所述衬底上方的鳍片；
[0026]位于所述鳍片上方沟道保护层；
[0027]位于所述鳍片两端的源漏区；
[0028]位于所述鳍片两侧的浅沟槽隔离结构；
[0029]位于所述鳍片两侧，覆盖所述浅沟槽隔离结构的层间介质层；
[0030]位于所述鳍片一侧的第一分立栅叠层和位于所述鳍片另一侧的第二分立栅叠层，其中所述第二分立栅叠层的宽度大于所述第一分立栅叠层的宽度；
[0031]位于所述第一分立栅叠层与其所在一侧的层间介质层之间的侧墙。
[0032]其中，所述所述沟道保护层的材料为二氧化硅和/或氮化硅。
[0033]其中,所述侧墙的材料为氮化娃,其侧墙的厚度为7?15nm。
[0034]根据本发明提供的新型非对称FinFET制作方法，即在去除伪栅叠层，形成伪栅空位后，在述半导体结构鳍片的一侧覆盖光刻胶，去除未被光刻胶覆盖一侧的侧墙，使得鳍片一侧的空位宽度等于另一侧的空位宽度与两侧的侧墙厚度之和，那么在接下来形成栅极叠层时，鳍片一侧的栅极叠层厚度会大于另一侧，较大一侧的栅极结构范围覆盖了整个沟道以及沟道两侧的源漏扩展区，很好地控制了沟道两端的电位，可有效地提高独立栅电位FinFET两个栅极的控制能力，更利于提高器件各方面的性能。
【附图说明】
[0035]图1至图7示意性地示出形成根据本发明的制造半导体鳍片的方法各阶段半导体结构的三维等角图。
【具体实施方式】
[0036]参见图7，本发明提供了一种FinFET结构，包括:
[0037]衬底100 ；
[0038]位于所述衬底100上方的鳍片200 ；
[0039]位于所述鳍片200上方沟道保护层300 ；
[0040]位于所述鳍片200两端的源漏区；
[0041]位于所述鳍片200两侧的浅沟槽隔离结构400 ；
[0042]位于所述鳍片200两侧，覆盖所述浅沟槽隔离结构400的层间介质层450 ；
[0043]位于所述鳍片200 —侧的第一分立栅叠层600a和位于所述鳍片200另一侧的第二分立栅叠层600b，其中所述第二分立栅叠层600b的宽度大于所述第一分立栅叠层600a的宽度。
[0044]本发明提供的新型非对称FinFET结构的两个栅极结构600a与600b具有不同的厚度，鳍片一侧的栅极叠层厚度大于另一侧，较大一侧的范围覆盖了整个沟道以及沟道两侧的源漏扩展区，这种非对称性使得器件对沟道两端的电位具有更好的控制性，可有效地提高独立栅电位FinFET两个栅极的控制能力，更利于提高器件各方面的性能。
[0045]其中，所述所述沟道保护层300的材料为二氧化硅和/或氮化硅。
[0046]其中，所述侧墙505的材料为氮化娃,其侧墙的厚度为7?15nm。
[0047]衬底100包括硅衬底(例如硅晶片)。其中，衬底100可以包括各种掺杂配置。其他实施例中衬底100还可以包括其他基本半导体，例如锗或化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400um-800um的厚度范围内。
[0048]鳍片200通过刻蚀衬底100形成，与衬底100具有相同的材料和晶向，通常，鳍片200的长度为80nm?200nm,厚度为为30nm?50nm。源漏区位于鳍片200两端，具有相同的长度。沟道位于鳍片200中部，源漏区之间，长度为30?50nm。
[0049]以下将参照附图更详细地描述本实发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0050]应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
[0051]如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
[0052]在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。例如，衬底和鳍片的半导体材料可以选自IV族半导体，如Si或Ge，或II1-V族半导体，如GaAs、InP、GaN、SiC，或上述半导体材料的叠层。
[0053]首先，本发明意图制作位于衬底100上方的半导体鳍片200。仅仅作为示例，衬底100和鳍片200都由硅组成。通过在衬底100表面外延生长半导体层并刻蚀该半导体层而形成鳍片200，所述外延生长方法可以是分子束外延法(MBE)或其他方法，所述刻蚀方法可以是干法刻蚀或干法/湿法刻蚀。鳍片200高度为100?150nm。
[0054]接下来，在所述鳍片200上淀积一层二氧化硅作为沟道保护层300，便于在后续工艺中对半导体结构进行打磨时保护沟道不受损伤。所述沟道保护层300的厚度为10?30nmo
[0055]接下来，对所述半导体结构进行浅沟槽隔离，以形成浅沟槽隔离结构400。优选地，首先在半导体鳍片200上成氮化硅和缓冲二氧化硅图形，作为沟槽腐蚀的掩膜。接下来在衬底100上腐蚀出具有一定深度和侧墙角度的沟槽。然后生长一薄层二氧化硅，以圆滑沟槽的顶角和去掉刻蚀过程中在硅表面引入的损伤。氧化之后进行沟槽填充，填充介质可以是二氧化硅。接下来使用CMP工艺对半导体衬底表面进行平坦化，氮化硅作为CMP的阻挡层。之后，以氮化硅为掩膜，对半导体结构表面进行刻蚀，为了避免后续工艺中扩散时在鳍片200中引入纵向扩散，所述刻蚀深度大于实际所需鳍片高度，可以为20?60nm。刻蚀完成之后，形成浅沟槽隔离结构400，其顶部距离鳍片200顶部20?60nm。最后使用热的磷酸取出暴露