用于通过氢处理控制多栅极FinFET装置外延扩展结的方法和结构的制作方法
【专利摘要】实施例针对：形成包括至少一个鳍片、栅极以及间隔件的结构，对所述结构应用退火工艺以生成在所述至少一个鳍片与所述间隔件之间的间隙，以及在所述间隔件与所述至少一个鳍片之间的间隙中生长外延半导体层。
【专利说明】
用于通过氢处理控制多栅极F i nFET装置外延扩展结的方法和结构
技术领域
[0001]本发明总体涉及计算机技术，并且更具体地，涉及半导体装置的制备，诸如鳍片式场效应晶体管(FinFET)的制备。
【背景技术】
[0002]掺杂剂扩散可以与FinFET结工程关联地使用。例如，掺杂剂扩散用于扩展重叠(extens1n over lap)形成。可能遇到与间隔件(spacer)掺杂和所得到的结梯度有关的问题。可能难以提供或获得在一个或多个鳍片与栅极之间的区域中的掺杂(潜在地与间隔件或绝缘体有关)。传统地，使用注入剂来实现掺杂。然而，注入剂可能引起对鳍片的损坏，这导致关于电阻的不期望增大。
【发明内容】
[0003]—些实施例针对一种用于制备半导体装置的方法，该方法包括:形成包括栅极、间隔件和至少一个鳍片的结构，对所述结构应用退火工艺以创建在所述至少一个鳍片与所述间隔件之间的间隙，以及在所述间隔件与所述至少一个鳍片之间的间隙中生长外延半导体层。
[0004]—些实施例针对一种半导体装置，所述半导体装置包括:鳍片，形成在鳍片上的栅极，形成在栅极和鳍片上的间隔件，以及形成在鳍片与间隔件之间的间隙中的外延层，该间隙是对装置应用退火工艺而得到的。
[0005]—些实施例针对一种鳍片式场效应晶体管(FinFET)，该FinFET包括:多个硅鳍片，形成在所述鳍片之上的栅极，形成在所述鳍片的至少一部分和所述栅极之上的间隔件，以及形成在每个鳍片与所述间隔件之间的间隙中的外延层，其中所述间隙基于对该晶体管应用退火工艺而形成。
[0006]通过本文描述的技术还实现另外的特征和优点。本文中详细描述了其它的实施例和方面。为了更好理解，请参考说明书和附图。
【附图说明】
[0007]在本申请文件的结尾处，在权利要求书中特别指出作为本发明的主题，并明确要求对其进行保护。从以下结合附图进行的详细的描述，以上及其它特征和优点将变得明显，在附图中:
[0008 ]图1A是根据一个或多个实施例的结构的示例性图示；
[0009]图1B示出了沿着图1A示出的线A-A’的图1A的结构的前透视图；
[0010]图1C示出了沿着图1A示出的线B-B’的图1A的结构的侧透视图；
[0011 ]图2A示出了根据一个或多个实施例的图1A的结构在退火后的示例性图示；
[0012]图2B示出了沿着图2A示出的线A-A’的图2A的结构的前透视图；
[0013]图2C示出了沿着图2A示出的线B-B’的图2A的结构的侧透视图；
[0014]图3A是根据一个或多个实施例的图2A的结构在外延(epi)生长/插入后的示例性图示；
[0015]图3B示出了沿着图3A示出的线A-A’的图3A的结构的前透视图；
[0016]图3C示出了沿着图3A示出的线B-B’的图3A的结构的侧透视图；以及
[0017]图4是根据一个或多个实施例的示例性方法的流程图。
【具体实施方式】
[0018]注意，在以下描述和附图中阐述了元件之间的各种连接(其内容通过引用包括在本文中)。注意，这些连接一般可以是直接的或间接的，除非另有说明，并且本说明书在这方面并不意图作为限制性的。在这点上，实体的耦接可以指直接连接或间接连接。
[0019]转向图1A-1C，示出了结构100的示例性实施例。结构100被示出为包括一个或多个硅(Si)鳍片102以及间隔件104和PC 106。如图1A示出的，鳍片102可以基本上彼此平行。PC106可以对应于结构100的栅极。间隔件104可以通过在结构100的栅极/PC 106与源极-漏极区域之间提供绝缘来保护栅极/PC 106。
[0020]鳍片102、间隔件104和PC 106可以形成在掩埋氧化物(BOX) 108上。BOX层108可以是绝缘体上半导体(SOI)衬底(例如，硅-氧化物-硅堆叠件)的一部分。
[0021 ] 转向图2A-2C，示出了应用退火工艺后的结构100。例如，可以在大致以下的条件应用氢气(H2)退火:750摄氏度和10托持续5分钟。基于该退火，鳍片102可以经历收缩，在鳍片102与间隔件104之间留下间隙或空间(虚线环206表示，或在虚线环206附近)，如图2A-2C所示。退火工艺一般可以使鳍片102相对于结构100保留在适当位置(例如，鳍片可以不受干扰)，并且可以用作用于创建大致均匀的间隙/空间206的受控工艺。该退火工艺可以与传统工艺形成对照，其中传统工艺:(I)倾向于本质上是手动的，(2)颠倒或移动鳍片，以及(3)倾向于缺乏均匀一致性。如以下描述的，可以执行本文描述的退火工艺以促进外延(epi)层的生长。
[0022]间隙/空间206可以被创建以允许在鳍片102的暴露的硅表面上生长epi层。对于η型装置，可以使用磷掺杂的多晶硅。对于P型装置，可以使用硼。在一些实施例中，可以使用其它类型的材料或掺杂剂。
[0023]转向图3A-3C，示出了在间隔件104与鳍片102之间的间隙/空间206中生长epi 312后的结构100 ^pi 312可以确保适当的扩展重叠以及受抑制的扩展结(extens1njunct1n)梯度。较陡的结(更小的结梯度)有助于改善栅极短沟道控制，并因此，在晶体管处于关断状态时有更小的泄漏电流。典型地，可以利用降低的热预算(更小的掺杂剂扩散)实现这种结。但是，热预算方面的降低/更低的掺杂剂扩散可能导致不充分的掺杂剂激活，并因此，增大串联电阻。由于降低了掺杂剂需要扩散的距离，因此本文描述的实施例可以实现陡的扩展结而无需对掺杂剂激活进行折衷。
[0024]现在转向图4，示出了根据一个或多个实施例的示例性方法400的流程图。方法400可以用于提供一种受控工艺，该工艺用于掺杂FinFET结构同时使得对鳍片的移动、改变或损坏最小化。
[0025]在块402中，可以构建FinFET结构。例如，在块402中构建的FinFET结构一般可以对应于图1A-1C中示出的结构100。
[0026]在块404中，可以向块402中构建的结构应用退火工艺。退火工艺可以导致在结构中生成空间或间隙。例如，可以在间隔件(例如，间隔件104)与一个或多个鳍片(例如，鳍片102)之间生成空间或间隙，如图2A-2C所示。
[0027]在块406中，可以在块404中生成的间隙/空间中生长或插入epi。以这种方式，相对于传统解决方案，可以更有效地传递掺杂剂，并可以获得适当的扩展重叠和受抑制的扩展结梯度。
[0028]方法400是示例性的。在一些实施例中，块中的一个或多个(或其部分)可以是可选的。在一些实施例中，可以包括未示出的一个或多个块或操作。在一些实施例中，可以以不同于图4中示出的顺序或序列执行块或操作。
[0029]本公开的实施例可以用于形成与栅极边缘紧邻(在偏移间隔件之下)的扩展(例如，epi扩展)。一个或多个工艺可以是自对准的，其中可以由靠近间隔件的几何特征限制氢气(H2)扩散以防止栅极到源极-漏极区域的短路。
[0030]本文描述的示例性例子包括对各种元件、材料和化合物的引述。本领域技术人员将认识到，本文具体引述的这些元件、材料和化合物可以被其它元件、材料和化合物替代。
[0031]在一些实施例中，可以在给定的位置处和/或与一个或多个设备或系统的操作相关联地，进行各种功能或动作。在一些实施例中，可以在第一装置或位置处执行给定的功能或动作的一部分，而在一个或多个另外的装置或位置处执行功能或动作的其余部分。
[0032]本文使用的术语仅是为了描述特定实施例的目的，而不是限制性的。如本文中所使用的，单数形式“一”和“该”意在也包括复数形式，除非上下文明确另外说明。还将理解，当在说明书中使用时，术语“包括”和/或“包含”指示所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的集合的存在或添加。
[0033]在以下权利要求中的所有装置(means)或步骤加功能元素的对应的结构、材料、动作和等同物意在包括结合其它权利要求元素来如具体要求保护的那样执行功能的任何结构、材料或动作。本公开呈现用于例示和说明的目的，而并不意图是穷尽的或限于所公开的形式。对本领域普通技术人员而言，各种修改和变形将是显然的，而不脱离本公开的范围和精神。实施例被选择和描述以最佳地解释本公开的原理和实际应用，并使得本领域普通技术人员能够理解本公开各种实施例具有各种修改以适合于所构思的特定使用。
[0034]在此所描述的示图是示例性的。可以对本文描述的示图或步骤(或操作)做出各种变型，而不脱离本公开的精神。例如，可以以不同的顺序执行步骤，或者可以添加、删除或修改步骤。所有这些变型认为是本公开的一部分。
[0035]本领域技术人员将理解，不管是现在还是未来，可以做出各种改进和增强，这落入以下权利要求的范围内。
【主权项】
1.一种用于制备半导体装置的方法，所述方法包括: 形成包括至少一个鳍片、栅极、和间隔件的结构； 对所述结构应用退火工艺以生成在所述至少一个鳍片与所述间隔件之间的间隙；以及 在所述间隔件与所述至少一个鳍片之间的所述间隙中生长外延半导体层。2.根据权利要求1所述的方法，其中所述至少一个鳍片包括硅。3.根据权利要求1所述的方法，其中所述间隔件将所述栅极与所述结构的源极-漏极区域绝缘开。4.根据权利要求1所述的方法，其中所述至少一个鳍片、所述间隔件在掩埋氧化物(box)层上形成，所述掩埋氧化物层是硅-氧化物-硅堆叠的一部分。5.根据权利要求1所述的方法，其中所述退火工艺是氢气退火工艺。6.根据权利要求5所述的方法，其中在大致以下的条件应用所述退火工艺:750摄氏度，1托，持续5分钟。7.—种半导体装置，包括: 鱼耆片； 在所述鳍片上形成的栅极； 在所述栅极和所述鳍片上形成的间隔件；以及 在所述鳍片与所述间隔件之间的间隙中形成的外延层，所述间隙是对所述装置应用退火工艺而得到的。8.根据权利要求7所述的半导体装置，其中所述鳍片包括硅。9.根据权利要求7所述的半导体装置，其中所述间隔件将所述栅极与和所述装置相关联的源极-漏极区域绝缘开。10.根据权利要求7所述的半导体装置，其中所述鳍片在掩埋氧化物(box)层上形成，并且其中所述掩埋氧化物层是硅-氧化物-硅堆叠的一部分。11.根据权利要求7所述的半导体装置，其中所述退火工艺是氢气退火工艺。12.根据权利要求11所述的半导体装置，其中在大致以下的条件应用所述退火工艺:750摄氏度，10托，持续5分钟。13.一种鳍片式场效应晶体管FinFET，包括: 多个硅鳍片； 在所述鳍片之上形成的栅极； 在所述鳍片的至少一部分和所述栅极之上形成的间隔件；以及 在所述鳍片中的每一个鳍片与所述间隔件之间的间隙中形成的外延层，其中所述间隙是基于对所述晶体管应用退火工艺而形成的。14.根据权利要求13所述的FinFET，其中所述间隔件将所述栅极与所述FinFET的源极-漏极区域绝缘开。15.根据权利要求13所述的FinFET，其中所述鳍片在掩埋氧化物(box)层上形成，并且其中所述掩埋氧化物层是硅-氧化物-硅堆叠的一部分。16.根据权利要求13所述的FinFET，其中所述退火工艺是氢气退火工艺。17.根据权利要求13所述的FinFET，其中在大致以下的条件应用所述退火工艺:750摄氏度，10托，持续5分钟。18.根据权利要求13所述的FinFET，其中所述FinFET是η型装置，并且其中与所述外延层关联地使用掺杂磷的多晶硅。19.根据权利要求13所述的FinFET，其中所述FinFET是ρ型装置，并且其中与所述外延层关联地使用硼。20.根据权利要求13所述的FinFET，其中作为应用所述退火工艺的结果，所述鳍片不受干扰。
【文档编号】H01L29/78GK105849874SQ201480070807
【公开日】2016年8月10日
【申请日】2014年10月10日
【发明人】V·S·巴斯克, 刘作光, T·亚马施塔, 葉俊呈
【申请人】国际商业机器公司