FinFET鳍片的制作方法
【技术领域】
[0001]本申请涉及半导体制造技术领域，具体而言，涉及一种FinFET鳍片的制作方法。
【背景技术】
[0002]MOSFET (金属氧化半导体场效应晶体管)是大部分半导体器件的主要构件，当沟道长度小于10nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(Pinch off)沟道的难度也越来越大，如此便使亚阀值漏电(Subthrehhold leakage)现象更容易发生。
[0003]鳍式场效晶体管(Fin Field effect transistor, FinFET)是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(SOI)基片上形成，包括狭窄而孤立的硅条(即垂直型的沟道结构，也称鳍片)，鳍片两侧带有栅极结构，具有上述结构的鳍式场效晶体管对沟道的控制能力较好，很好地控制了亚阈值漏电现象的发生。
[0004]现有技术中鳍片的制作一般采用如图1所示的制作方法制作，具体为:首先对绝缘体上硅100’进行刻蚀，得到图2所示的相互隔离多个硅条102’ ；在图2所示的绝缘体上硅100’表面上沉积形成二氧化硅层101’，得到如图3所示剖面结构的硅片；然后对图3所示的二氧化硅层101’进行CMP(化学机械抛光)，得到具有图4所示剖面结构的硅片；接着对CMP后的二氧化硅层101’进行回蚀，得到具有图5所示剖面结构的硅片，其中位于二氧化硅层上方的硅片即为FinFET的鳍片104’。
[0005]但是，上述制作方法在对二氧化硅层进行回蚀时，容易产生footing效应，即随着回蚀深度的加深，边缘部分的二氧化硅层的刻蚀速率小于内部的刻蚀速率，造成鳍片底部附近的二氧化硅有残留，影响晶体管的特性比如漏电流，造成晶体管和晶体管之间的性能差异。
【发明内容】
[0006]本申请旨在提供一种FinFET鳍片的制作方法，以解决现有技术中footing效应导致晶体管性能变差的问题。
[0007]为了实现上述目的，本申请提供了一种FinFET鳍片的制作方法，制作方法包括:在绝缘体上硅上设置硬掩膜层；刻蚀硬掩膜层和部分绝缘体上硅，形成相互隔离的条形结构；在条形结构之间的绝缘体上硅上设置氧化层；回蚀部分硬掩膜层，使氧化层的部分侧壁暴露；刻蚀氧化层使暴露出的氧化层侧壁形成缺角；以及回蚀部分氧化层，得到鳍片。
[0008]进一步地，形成上述缺角后，位于硬掩膜层表面以上的氧化层的体积为V1，缺角的体积为 V2，且 V1 = V2 = 0.5:1 ?4:1，优选 V1 = V2 = 1:1 ?3:1。
[0009]进一步地，上述设置硬掩膜层的过程包括:在绝缘体上硅上设置氧化物硬掩膜；在氧化物硬掩膜上设置氮化物硬掩膜，且氮化物硬掩膜的厚度大于氧化物硬掩膜的厚度。
[0010]进一步地，被回蚀的上述部分硬掩膜层为部分氮化物硬掩膜。
[0011]进一步地，上述氧化物硬掩膜为氧化硅膜，氮化物硬掩膜为氮化硅层。
[0012]进一步地，回蚀上述硬掩膜层的过程采用湿法刻蚀工艺实施。
[0013]进一步地，上述湿法刻蚀工艺采用质量浓度为50?85%的120?180°C的磷酸刻蚀硬掩膜层30?90s。
[0014]进一步地，形成上述条形结构的刻蚀过程采用反应离子刻蚀工艺实施。
[0015]进一步地，设置上述氧化层的过程包括:在绝缘体上硅和硬掩膜层上沉积氧化物；对氧化物进行化学机械抛光，得到氧化层。
[0016]进一步地，上述氧化层为二氧化硅层。
[0017]进一步地，上述刻蚀氧化层的过程采用DHF溶液实施刻蚀。
[0018]进一步地，上述DHF溶液中HF和去离子水的重量比为1:100?1:500。
[0019]进一步地，上述回蚀部分氧化层的过程采用干法刻蚀实施。
[0020]进一步地，上述干法刻蚀法为等离子体刻蚀法或反应离子刻蚀法。
[0021]应用本申请的技术方案，在对氧化层进行刻蚀时，硬掩膜层对位于其下方的绝缘体上硅具有保护作用；而且，硬掩膜层和氧化层分别经过回蚀后靠近条形结构的氧化层的高度低于其余部分氧化层的高度，在刻蚀氧化层的过程中，当其余部分氧化层刻蚀完成时靠近条形结构的氧化层也被同时刻蚀完全，避免了在鳍片底部附近残留氧化层，从而避免了 footing效应造成的晶体管特性劣化的弊端，而且使得在氧化层刻蚀过程中绝缘体上硅受到的损伤进一步降低。
【附图说明】
[0022]构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:
[0023]图1示出了现有技术中鳍片的制作流程示意图；
[0024]图2至图5示出了执行图1所示各步骤后的器件剖面结构示意图，其中，
[0025]图2示出了对绝缘体上硅进行刻蚀得到相互隔离多个硅条后的剖面结构示意图；
[0026]图3示出了在图2所示的绝缘体上硅表面上沉积形成二氧化硅层后的剖面结构示意图；
[0027]图4示出了对图3所示的二氧化硅层进行CMP后的剖面结构示意图；
[0028]图5示出了对图4所示的二氧化硅层进行回蚀后的剖面结构示意图；
[0029]图6示出了本申请提供的FinFET鳍片的制作方法的流程示意图
[0030]图7至图12示出了执行图6所示各步骤后的器件剖面结构示意图，其中，
[0031]图7示出了在绝缘体上硅上设置硬掩膜层后的剖面结构示意图；
[0032]图8示出了刻蚀图7所示的硬掩膜层和部分绝缘体上硅形成相互隔离的条形结构后的剖面结构示意图；
[0033]图9示出了在图8所示的条形结构之间的绝缘体上硅上设置氧化层后的剖面结构不意图；
[0034]图10示出了回蚀部分图9所示的硬掩膜层使氧化层的部分侧壁暴露后的剖面结构示意图；
[0035]图11示出了刻蚀图10所示的氧化层使暴露出的氧化层103侧壁形成缺角后的剖面结构示意图；以及
[0036]图12示出了回蚀部分图11所示的氧化层得到所述鳍片后的剖面结构示意图。
【具体实施方式】
[0037]应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
[0038]需要注意的是，这里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
[0039]为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
[0040]正如【背景技术】所介绍的，现有在对氧化层进行回蚀时，随着回蚀深度的加深，边缘部分的氧化层的刻蚀速率小于内部的刻蚀速率，造成鳍片底部附近的氧化层有残留，影响晶体管的特性比如漏电流，造成晶体管和晶体管之间的性能差异。
[0041]为了解决上述问题，本申请提出了一种FinFET鳍片的制作方法，图6示出了该制作方法的流程示意图，该制作方法包括:在绝缘体上硅100上设置硬掩膜层101 ;刻蚀硬掩膜层101和部分绝缘体上硅100，形成相互隔离的条形结构102 ;在条形结构102之间的绝缘体上硅100上设置氧化层103 ;回蚀部分硬掩膜层101，使氧化层103的部分侧壁暴露；刻蚀氧化层103使暴露出的氧化层103侧壁形成缺角131 ;以及回蚀部分氧化层103，得到鳍片 104。
[0042]上述制作方法在对氧化层103进行刻蚀时，硬掩膜层101对位于其下方的绝缘体上硅100具有保护作用，降低了氧化层103回蚀过程中绝缘体上硅受到的损伤；而且，硬掩膜层101经过回蚀后，氧化层103的部分侧壁暴露出来，进而在对氧化层103进行刻蚀时，使暴露出的氧化层103侧壁形成缺角131，即靠近条形结构102的氧化层103的高度低于其余部分氧化层103的高度，进而使得靠近条形结构102的氧化层103的刻蚀时间较短，在其余部分氧化层103刻蚀完成时靠近条形结构的氧化层102也被刻蚀完全，避免了在鳍片104底部附近残留氧化层，从而避免了 footing效应造成的晶体管特性劣化的弊端，而且使得在氧化层103刻蚀过程中绝缘体上硅100受到的损伤进一步降低。
[0043]本申请在对氧化层103进行刻蚀时，可以控制氧化层103的顶面和侧面的刻蚀速率，对所形成的缺角103的大小进行控制，优选形成缺角后，位于硬掩膜层101表面以上的氧化层103的体积为V1，缺角131的体积为V2，且V1: V2 = 0.5:1?4:1，优