系列III-N层上沉积或生长栅极绝缘体层 22之后，将蚀刻停止层21沉积在整个结构上，其后在蚀刻停止层21上各处沉积电极限定层 23。接下来，使用具有下述性质的蚀刻工艺来移除位于栅极区域上面的电极限定层23的材 料的一部分。蚀刻工艺蚀刻电极限定层23的材料并且产生诸如对于侧壁24所述侧壁的侧 壁，但是该蚀刻工艺基本上没有蚀刻蚀刻停止层21的材料。在一些实施中，蚀刻工艺以比 蚀刻蚀刻停止层21的材料的速率实质上更高的速率蚀刻电极限定层23的材料，诸如，以至 少大约10倍高的速率，或者以大约10倍高和10000倍高之间的速率。换言之，蚀刻工艺以 大约10 :1或更高的选择性来蚀刻电极限定层23。在一个实施中，蚀刻工艺是干法蚀刻，诸 如反应离子蚀刻（RIE)或电感耦合等离子体蚀刻（ICP)，其中蚀刻掩膜包括两层光致抗蚀 剂，即，双层抗蚀工艺，在未掩膜区域中，下面的光致抗蚀剂层底切（undercut)上覆的光致 抗蚀剂层。该工艺的完整描述可以参考文献：Dora等人在IEEEElectronDeviceLetters 的Vol27,No9,pp713-715 中公开的"HIGHBREAKDOWNVOLTAGEACHIEVEDONALGAN/GAN HEMTSWITHINTEGRATEDSLANTFIELDPLATES"，其通过引用完全并入这里。在另一实施中， 蚀刻工艺是干法蚀刻，诸如反应离子蚀刻（RIE)或电感耦合等离子体蚀刻（ICP)，其中用作 蚀刻掩膜的光致抗蚀剂具有倾斜侧壁并且也可以被使用的干法蚀刻技术蚀刻。
[0038] 接下来，使用具有下述性质的第二蚀刻工艺来移除位于栅极区域上面的蚀刻停止 层21的材料的部分。第二蚀刻工艺蚀刻蚀刻停止层21的材料，但是基本上没有蚀刻栅极 绝缘体层22的材料。第二蚀刻工艺可以以比蚀刻蚀刻栅极绝缘体层22的材料的速率实质 上更高的速率蚀刻蚀刻停止层21的材料，诸如，以至少大约10倍高的速率，或者以大约10 倍高和10000倍高之间的速率。在一些实施中，第二蚀刻工艺也不可以实质性地蚀刻电极 限定层23的材料。
[0039] 蚀刻停止层21可以由与栅极绝缘体层22不同组成或者是不同材料的诸如A1N、 SiN、Si02或者另外的绝缘材料的绝缘材料形成。不同材料或者组成允许蚀刻步骤的选择 性。具体地，蚀刻停止层21可以由这样的材料形成：对于该材料，蚀刻工艺可以蚀刻蚀刻停 止层21的材料而基本上没有蚀刻栅极绝缘体层22的任何材料。例如，当栅极绝缘体层22 由SiN形成时，蚀刻停止层21可以由A1N形成，这是因为可以使用基本上不蚀刻SiN的基 于K0H的湿法蚀刻来蚀刻A1N。此外，如果蚀刻停止层21是薄的，诸如小于大约15nm，诸如 大约5nm，贝1」可以防止蚀刻停止层21的实质性横向蚀刻。横向蚀刻可以导致与栅极16相 邻的区域中的电极限定层23下面的底切。如果在该区域中存在底切，则可能的是，最上面 的III-N表面将不会在位于该底切正下面的区域中被充分地钝化，这可以导致诸如分散的 不期望的效果。在一些实施中，蚀刻停止层21由通过溅射沉积而沉积的A1N形成并且为大 约5nm厚。
[0040] 电极限定层23由具有与蚀刻停止层21不同组成或者是不同材料的诸如AlN、SiN 或者Si〇d^绝缘材料形成。不同材料或者组成允许蚀刻步骤的选择性。具体地，电极限定 层23可以由这样的材料形成：对于该材料，蚀刻工艺可以蚀刻电极限定层23的材料并且产 生诸如对于侧壁24所述侧壁的侧壁而基本上没有蚀刻蚀刻停止层21的材料。例如，当蚀刻 停止层21由A1N形成时，电极限定层23可以由SiN形成，这是因为当使用如前所述的适当 的光致抗蚀剂蚀刻掩膜时，基于氟的干法蚀刻可以蚀刻SiN，基本上不蚀刻A1N，并且可以 产生诸如对于侧壁24所述侧壁的侧壁。另外，为了优化由斜场板导致的峰值电场的减小， 电极限定层23可以为大约100nm厚或者更厚，诸如，在大约100nm和200nm之间，诸如大约 120nm。电极限定层23的优化厚度部分地取决于其中使用器件的电路或者模块内的该器件 的操作电压。例如，如果将使用更大的操作电压，则可以有利的是，具有更厚的电极限定层 23,诸如在大约200nm和2000nm之间。在一些实施中，电极限定层23由通过等离子体增强 化学气相沉积（PECVD)沉积的SiN形成，并且为大约120nm厚。
[0041] 栅极绝缘体层22、蚀刻停止层21和电极限定层23组合起来可以形成器件接入区 域中的适合的钝化层。与最上面的III-N表面相邻的栅极绝缘体层22可以防止或者抑制 在最上面的III-N表面处的表面/界面态的形成，或者其可以防止或者抑制表面/界面态 在器件操作期间捕获电荷的能力。为了足够地防止或抑制由最上面的III-N表面处的表面 /界面态引起的分散，栅极绝缘体层22可能需要为大约2nm厚或者更厚。然而，使栅极绝缘 体层22更厚可以减少器件跨导，从而劣化器件性能。
[0042] 为了防止在相对于蚀刻停止层21的相反侧上的电极限定层23的表面处的电压波 动引起实质性的分散，电极限定层23和栅极绝缘体22的组合厚度可以充分大，诸如为大约 100nm厚或者更厚。可以要求的基本上抑制分散的这两个层的最小的组合厚度取决于器件 的操作电压（即，操作期间的源极和漏极之间的最大电压差）。例如，对于达到大约50V的 操作，组合厚度可以为大约120nm或更厚，对于达到大约300V的操作，组合厚度可以为大约 800nm或更厚，并且对于达到大约600V的操作，组合厚度可以为大约1800nm或更厚。由于 可以期望的是，栅极绝缘体层22的厚度小，诸如大约20nm，因此电极限定层23的厚度可以 和两层的最小组合厚度几乎一样大或者大约相同。因为厚的单独层会是难以制作的，因此， 可能需要的是，形成额外的层以便于实现在较高操作电压下基本上抑制分散所要求的最小 组合层厚度。在图12a和图13中示出了这样的器件，并且在下面进行进一步的描述。
[0043] 在传统III-N器件中，厚度大于大约30nm的单SiN层，即没有与蚀刻停止层或者 电极限定层组合使用的层，已经在很多情况下示出是适合的钝化层。与较薄的单SiN层相 比，较厚的单SiN层可以在较高的器件操作电压下获得改进的钝化或者有效的钝化。对于 图5的器件，已经示出了当2-50nm的M0CVD生长的SiN层用于栅极绝缘体层22、通过溅射 沉积而沉积的l_15nmA1N层用于蚀刻停止层21并且通过PECVD沉积的100-200nmSiN层 用于电极限定层23时，可以对于达到大约50V的器件操作实现适合的钝化。还示出的是， 增加蚀刻停止层21的厚度可以使得器件经历更大的分散，从而劣化器件性能。例如，器件 被制作为A1N蚀刻停止层21的厚度是唯一变化的参数。对于A1N蚀刻停止层21的厚度的 增加，这些器件示出了增加的分散。
[0044] 通过下述方式也可以实现具有斜场板和栅极绝缘体的III-N器件：省略图5中的 蚀刻停止层21并且选择用于电极限定层23的材料，使得该材料可以被选择性地蚀刻电极 限定层23的材料而基本上没有蚀刻栅极绝缘体层22的材料的蚀刻工艺蚀刻。然而，与该 结构相比，图5的结构可以是有利的，这是因为，可能难以找到用于栅极绝缘体层22的这样 的材料：该材料用作III-N器件的适合的栅极绝缘体而同时用作用于电极限定层23的材料 的蚀刻停止层并且同时与电极限定层23的材料结合地用作适合的钝化层。
[0045] 在图6-图11中图示了形成图5中的器件的方法。参考图6,至少包括沟道层11 和阻挡层12的一系列III-N层形成在衬底10上，导致在沟道层11中形成2DEG19。可以 通过诸如MOCVD、MBE、HVPE或者另外的方法的方法来外延生长III-N层。接下来，如图7中 所示，栅极绝缘体层22形成在该一系列III-N层顶部。可以通过诸如MOCVD、PECVD、高温 CVD(HTCVD)、溅射、蒸镀或者另外的方法的方法来生长或者沉积栅极绝缘体层22。在一些实 施中，通过与III-N层类似或者相同的方法来形成栅极绝缘体层22,并且可以在同一步骤 中形成栅极绝缘体层22。例如，III-N层和栅极绝缘体层22全部可以通过M0CVD沉积或者 生长。
[0046] 接下来，参考图8,分别在包含源电极14和漏电极15的区域中移除栅极绝缘体层 22,并且通过诸如蒸镀、溅射、PECVD、HTCVD或者另外的方法的方法来形成接触2DEG19的 源电极14和漏电极15。在一些实施中，在形成栅极绝缘体层22之前形成源电极14和漏电 极15。
[0047] 参考图9,然后在栅极绝缘体层22顶上形成蚀刻停止层21，在蚀刻停止层21顶部 形成电极限定层23。接下来，如图10中所示，诸如光致抗蚀剂的蚀刻掩膜17被沉积在所示 的区域中的电极限定层23顶上，并且使用蚀刻电极限定层23的材料而基本上不蚀刻蚀刻 停止层21的材料的技术在未掩膜的区域中蚀刻电极限定层23。该蚀刻在蚀刻区域中导致 倾斜的侧壁24。因此，蚀刻可以精确地停止在电极限定层23和蚀刻停止层21的界面处。 参考图11，蚀刻掩膜17被移除，并且使用蚀刻蚀刻停止层21的材料而基本上不蚀刻电极限 定层23或者栅极绝缘体层22的材料的技术来在栅极区域中蚀刻蚀刻停止层21。蚀刻停止 层具有主表面，该主表面是与电极限定层形成界面并且当电极限定层被蚀刻穿过时被暴露 的表面。因此，蚀刻可以精确地停止在蚀刻停止层21和栅极绝缘体层22的界面处。最终， 形成了包括栅极16和斜场板28的电极29,从而导致了图5中所示的器件。
[0048] 在图5中所示的器件的一个实施中，III-N层和栅极绝缘体层22都通过MOCVD来 生长并且在单一的生长步骤中形成。栅极绝缘体层22包括SiN或者由SiN形成并且为大 约22nm厚。蚀刻停止层21包括A1N或者由A1N形成，该A1N通过蒸镀或者溅射沉积，并且 蚀刻停止层21为大约5nm厚。电极限定层23包括SiN或者由SiN形成，该SiN通过PECVD 沉积，并且电极限定层23为大约120nm厚。图10中所示的蚀刻掩膜17是光致抗蚀剂并且 以使侧壁实质上倾斜的方式进行图案化。替代地，蚀刻掩膜可以是双层光致抗蚀剂，其中下 面的光致抗蚀剂层相对于上覆的光致抗蚀剂层被底切。使用诸如RIE或者ICP的基于氟的 干法蚀刻在栅极区域中移除电极限定层23,该干法蚀刻蚀刻SiN并且基本上不蚀刻A1N并 且当使用具有实质上倾斜的侧壁的光致抗蚀剂或者使用双层光致抗蚀剂作为蚀刻掩膜时 产生诸如对于图5中侧壁24所述侧壁的侧壁。使用蚀刻A1N并且基本上不蚀刻SiN的基 于KOH的湿法蚀刻来在栅极区