一种场效应器件及其制备方法
【技术领域】
[0001]本发明涉及半导体技术领域，具体涉及一种场效应器件及其制备方法。
【背景技术】
[0002]随着半导体制作工艺的演进，电子器件的尺寸逐渐缩减，为芯片带来速度、集成度、功耗以及成本等方面的改善，但随着电子器件的尺寸接近物理极限，芯片的功率密度也随之提高，并且成为限制半导体工艺演进的瓶颈。
[0003]为了能够继续获得新工艺技术对芯片特性的提升，晶体管的功耗必须降低，其中降低晶体管功耗的最有效途径是减小供电电压，但由于金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)的载流子热力学输运机制限制，其亚阈值摆幅的下限为60mV/dec，降低器件的供电电压会带来器件亚阈电流的增大，导致器件的总的泄露电流增大。隧穿场效应晶体管(Tunnel Field EffectTransistor，TFET)由于其独特的带间隧穿的量子力学机制，器件的亚阈值摆幅可以突破60mV/dec的限制，在保证器件电流驱动能力的同时，实现器件供电电压的降低。另外，TFET还具有较弱的短沟道效应、关态电流低的优点，被业界认为是可以取代MOSFET的潜力器件架构。
[0004]一种现有的传统N型TFFT晶体管如图1所示，源区101为P+掺杂区域，漏区102为N+掺杂区域，TFET在关闭状态时，即没有施加栅压的时候，只有极小的泄漏电流；TFET开启时，即施加了一定的栅压的时候，沟道区103中的电子浓度达到简并状态，沟道区103与源区101形成隧道结，能带发生弯曲，源区101的导带与沟道区103的价带重叠，发生载流子带间隧穿，沟道区103产生电流，其隧穿机制属于点隧穿的范畴，即载流子隧穿方向与栅电场不在同一方向。
[0005]但是如图1a所示的TFFT晶体管，具有如下缺点:
[0006]1、源区的导带与沟道的价带重叠，产生的隧穿机制是点隧穿机制，即载流子隧穿方向与栅电场不在同一方向，因此栅压的静电控制作用弱，载流子隧穿效率低；
[0007]2、漏区电场干扰隧穿结的形成，影响器件阈值电压，同时使亚阈值摆幅退化；
[0008]3、传统的TFET结构为平面结构，占用衬底面积大，影响集成密度。
[0009]另一种现有的线隧穿机制的N型TFET晶体管如图1b所示，栅极204与源区201部分重叠，栅极204和重掺杂的源区201之间存在轻掺杂的外延层205，在栅电场的作用下，外延层205的载流子积累，最终与源区201形成隧穿结，这种器件结构中，载流子隧穿方向与栅电场平行。
[0010]如图1b所示的TFET晶体管中载流子隧穿方向与栅电场平行，栅控能力得到加强，并且隧穿电流大小还可以通过栅源的重叠面积进行调控，有效的改善了图1a所示TFET晶体管的第I种缺陷。
[0011]但是器件消耗的衬底面积也增加，从而降低了晶体管的集成密度，另外，平面结构采用源取代技术，会损伤外延层，导致器件特性下降。
【发明内容】
[0012]本发明实施例提供了一种场效应器件及其制备方法，用于解决现有的隧穿晶体管存在的上述多种缺陷。
[0013]本发明的第一方面提供一种场效应器件，包括:
[0014]具有第一种掺杂类型的半导体衬底；
[0015]在所述半导体衬底表面形成的、具有第一种掺杂类型的漏区；
[0016]在所述漏区表面形成的凸体，所述凸体为垂直于所述漏区表面的、具有第一种掺杂类型的鳍条或者纳米线；
[0017]在所述凸体以外的漏区表面形成的栅极，所述栅极高于所述凸体；
[0018]在所述栅极与所述漏区之间和所述栅极与所述凸体之间形成的栅介质层；
[0019]在所述栅介质层和所述凸体组成的结构表面形成的半导体薄膜，作为口袋层；
[0020]在所述口袋层表面形成的源区，所述源区是具有第二种掺杂类型的半导体衬底；
[0021]所述凸体作为所述漏区和所述源区之间的沟道。
[0022]结合本发明的第一方面，本发明第一方面的第一种可能实现方式中，所述场效应器件还包括:
[0023]分别在所述源区、所述漏区及所述源区上形成的电极。
[0024]结合本发明的第一方面，本发明第一方面的第二种可能实现方式中，所述源区和所述口袋层组成隧穿结，所述隧穿结通过栅极电场控制载流子的隧穿，能够实现器件内电流的通和断。
[0025]结合本发明的第一方面、本发明第一方面的第一种可能实现方式或本发明第一方面的第二种可能实现方式，本发明第一方面的第三种可能实现方式中:
[0026]所述第一种掺杂类型为η型，所述第二种掺杂类型为P型；
[0027]或，所述第一种掺杂类型为P型，所述第二种掺杂类型为η型。
[0028]结合本发明的第一方面、本发明第一方面的第一种可能实现方式或本发明第一方面的第二种可能实现方式，本发明第一方面的第四种可能实现方式中:
[0029]所述半导体衬底为体硅、绝缘体上的硅、锗或II1-V族化合物半导体材料，所述纳米线和鳍条为硅、锗、锗硅或II1-V族化合物半导体材料，所述口袋层为硅、锗、锗硅或II1-V族化合物半导体材料，所述源区为硅、锗、锗硅或II1-V族化合物半导体材料，所述栅介质层第一部分为二氧化硅、氮化硅、高介电材料或其他介电绝缘材料，所述栅极为金属、合金或掺杂的多晶硅。
[0030]结合本发明第一方面的第一种可能实现方式，本发明第一方面的第五种可能实现方式中:
[0031]所述电极为铝或铜或铝合金或铜合金；
[0032]所述隔离物为二氧化硅、氮化硅或氮氧化硅。
[0033]本发明第二方面提供一种如上所述的场效应器件的制备方法，包括:
[0034]在具有第一种掺杂类型的半导体衬底表面形成可替代源薄膜层；
[0035]在所述可替代源薄膜层表面沉积硬掩膜层，并通过光刻和刻蚀工艺定义出器件凸体和漏区的位置，所述凸体为具有第一种掺杂类型的鳍条或者纳米线；
[0036]以所述硬掩膜层为掩膜，通过反应离子刻蚀技术刻蚀所述可取代源薄膜层和所述半导体衬底，形成所述凸体；
[0037]以所述硬掩膜层为掩膜，通过对所述半导体衬底进行第一种掺杂类型的离子注入，并退火激活所述注入离子，形成所述漏区；
[0038]在所形成的结构表面形成栅介质层第一部分；
[0039]在所述栅介质层第一部分之上形成栅极，并刻蚀所述栅极和所述栅介质层第一部分，暴露出所述硬掩膜层；
[0040]在所述栅极的暴露表面形成栅介质层第二部分，并移除所述硬掩模层和所述可替代源薄膜层，所述栅介质层第一部分和所述栅介质层第二部分组成器件的栅介质层；
[0041]在所形成的结构表面形成半导体薄膜，作为口袋层；
[0042]在所述口袋层表面形成源区，所述源区是具有第二种掺杂类型的板导体衬底。
[0043]结合本发明第二方面，本发明第二方面的第一种可能的实现方式中，还包括:
[0044]通过光刻和刻蚀技术打开漏区和源区以及栅极的电极窗口，在电极窗口沉积金属，分别在漏区和源区以及栅极上形成电极。
[0045]结合本发明第二方面或本发明第二方面的第一种可能的实现方式，本发明第二方面的第二种可能的实现方式中:
[0046]所述第一种掺杂类型为η型，所述第二种掺杂类型为P型；
[0047]或者，所述第一种掺杂类型为P型，所述第二种掺杂类型为η型。
[0048]结合本发明第二方面或本发明第二方面的第一种可能的实现方式，本发明第二方面的第三种可能的实现方式中:
[0049]所述可替代源薄膜层为多晶硅、多晶锗或者其他类似材料，所述硬掩膜层为耐离子刻蚀的材料。
[0050]由上可见，本发明实施例的场效应器件，通过形成口袋层，在口袋层表面形成源区，口袋层与源区构成器件的隧穿结，因而，具有如下技术效果:
[0051](I)、该器件采