该部分。传导层408a和408b可设置在半导体结构400的顶端，如图4e所描绘。根据各种实施例，传导层408a和408b可使用任何数量的已知制程来产生，例如物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束磊晶(MBE)、等离子增强化学气相沉积(PECVD)或等等。根据各种实施例，掩膜435的核心侧突出440足以防止传导层408a的任何形成覆盖在任何部分的未掺杂区域404。此外，掩膜435可用以防止任何传导层408b的形成覆盖在任何部分的未掺杂区域404 (但未图示于此)。
[0033]在传导层408a和408b形成之后，可移除剩余的氮化物层437。所导致的结构描绘在图4f中。如图4f所示，传导层408b通过突出445突出未掺杂区域404。同时，具有间隙440介于传导层408a以及未掺杂区域404之间，使得这两者之间并未连接。通过防止传导层408a和408b的至少其中之一与未掺杂区域404直接接触，结构400防止了上述对应于图3的寄生晶体管的形成。
[0034]图5描绘根据本发明的各种实施例，构成字线保护电路的方法。如图所示，在步骤502，一多晶硅层设置在半导体衬底上(例如硅晶圆、SOI晶圆、外延层等等)。根据实施例，该多晶硅层可设置介于核心区域以及脊柱区域之间。在步骤504，掺杂掩膜可设置在该多晶硅层上。该掺杂掩膜较佳地留下部分的该多晶硅层在该核心侧上未掩膜，以及部分的该多晶硅层在该脊柱侧上未掩膜，同时掩膜位于该两未掩膜部分之间的部分的多晶硅层。
[0035]在步骤506，在沉积该掺杂掩膜于该多晶硅层上之后，可掺杂该多晶硅层在未由该掺杂掩膜所遮蔽的区域。在步骤508，随后可蚀刻该多晶硅层并且移除该掺杂掩膜。所导致的多晶硅层包括核心侧掺杂区域、脊柱侧掺杂区域以及位于该两掺杂区域之间的未掺杂区域。
[0036]在步骤510，传导层掩膜或是SB掩膜沉积在该多晶硅结构上。较佳地，该传导层掩膜延伸覆盖至少部分的该未掺杂区域。此外，该传导层掩膜也可延伸覆盖部分的核心侧掺杂区域。根据各种实施例，该掩膜也可延伸覆盖该整体未掺杂区域并且也重迭在该核心侧掺杂区域和该脊柱侧掺杂区域两者。在步骤512，一旦该传导层已掩膜，预先放置的氮化物层可从该未掩膜部分移除，这仅留下覆盖在已掩膜部分的氮化物。在步骤514，随后可沉积该传导层在该未掩膜部分上。
[0037]请理解到，是【具体实施方式】，而非
【发明内容】
以及摘要部分，意图在用于解释权利要求书。
【发明内容】
以及摘要部分可能展示一个或更多，但并非如发明人所熟虑的本发明全部的示例实施例，并且因此，并不意图以任何方式限制本发明及所附的权利要求书。
[0038]上文所描述的本发明，以功能构建模块的帮助说明其中特定功能和关系的实行方式。为了方便描述，这些功能构建模块的界限在本文中已被任意界定。可界定替换的界限，只要其中特定功能和关系适当的执行。
[0039]前面描述的特定实施例将完整揭露本发明的概括性质，使得其他人，通过应用本领域技术人士的知识，在无需过度实验、不悖离本发明的概括概念之下，可轻易地修改及/或改变于此特定实施例的各种应用。因此，基于本文所示的教导以及引导，这样的改变及修改意图落在所揭露的实施例的同等物的意义与范围内。请理解到，本文的用语或术语是用于描述的目的而非限制，使得本说明书的术语或用语在根据教导及引导下，可被本领域的技术人士理解。
[0040]本发明的宽度及范围应不由任何上面描述的示例实施例所限制，而是应该仅根据所附的权利要求书以及其同等物所界定。
【主权项】
1.一种制造用于闪存单元的字线结构的方法，该方法包括: 形成多晶硅结构邻近于核心区域； 掺杂该多晶硅结构于邻近该核心区域的第一区域中以及于邻近脊柱区域的第二区域中； 留下未掺杂区域介于该第一以及第二区域之间，该未掺杂区域具有第一末端与该第一区域接触以及第二末端与该第二区域接触；以及 形成传导层在该多晶硅结构的顶端上，其中，设置该传导层使得该传导层并未接触该第一末端以及第二末端的至少其中之一。
2.如权利要求1所述的方法，其中，形成传导层，包括: 形成掩膜覆盖在部分的该未掺杂区域；以及 沉积该传导层在该多晶硅结构的该未掩膜区域上。
3.如权利要求2所述的方法，还包括形成该掩膜从而延伸覆盖部分的该第一区域以及部分的该未掺杂区域。
4.如权利要求2所述的方法，还包括形成该掩膜从而延伸覆盖部分的该第一区域以及整体的该未掺杂区域。
5.如权利要求2所述的方法，还包括形成该掩膜从而延伸覆盖部分的该第二区域以及部分的该未掺杂区域。
6.如权利要求2所述的方法，还包括形成该掩膜从而延伸覆盖部分的该第一区域、部分的该第二区域以及整体的该未掺杂区域。
7.如权利要求1所述的方法，还包括从该第二区域形成至少部分的该脊柱区域，并且电性连接该脊柱区域至衬底。
8.如权利要求1所述的方法，其中，形成该多晶硅结构包括: 沉积多晶硅邻近该核心区域； 形成掺杂掩膜覆盖部分的该所配置的多晶硅； 掺杂该多晶娃的未掩膜部分；以及 移除该惨杂掩月吴。
9.如权利要求1所述的方法，还包括由Co-Si形成该传导层。
10.如权利要求1所述的方法，还包括形成闪存单元在该核心区域中。
11.一种半导体装置，包括: 核心区域； 脊柱区域； 多晶硅结构，其形成邻近于该核心区域，其中，该多晶硅结构包括第一掺杂区域邻近该核心区域、第二掺杂区域邻近该脊柱区域、以及未掺杂区域位于该第一以及第二掺杂区域之间，其中，该未掺杂区域具有第一末端与该第一掺杂区域接触以及第二末端与该第二掺杂区域接触；以及 传导层，形成在该多晶硅结构的顶端上，其中，配置该传导层使得该传导层并未接触该第一末端以及第二末端的至少其中之一。
12.如权利要求11所述的半导体装置，还包括掩膜区域，其位于且覆盖至少部分的该未掺杂区域，并且通过掩膜部分的多晶硅结构以及沉积该传导层在该多晶硅结构的未掩膜区域来形成。
13.如权利要求12所述的半导体装置，其中，该掩膜区域延伸覆盖部分的该第一区域以及部分的该未掺杂区域。
14.如权利要求13所述的半导体装置，其中，该掩膜区域延伸覆盖整体的未掺杂区域。
15.如权利要求12所述的半导体装置，其中，该掩膜区域延伸覆盖部分的该第二区域以及部分的该未掺杂区域。
16.如权利要求12所述的半导体装置，其中，该掩膜区域延伸覆盖部分的该第一区域、部分的该第二区域、以及整体的该未掺杂区域。
17.如权利要求11所述的半导体装置，其中，该第二区域形成部分的该脊柱区域，并且其中，该脊柱区域电性连接至衬底。
18.如权利要求11所述的半导体装置，其中，该传导层包括Co-Si。
19.如权利要求11所述的半导体装置，其中，该核心区域包括闪存单元。
【专利摘要】描述一种制造字线保护结构的方法以及系统。如所述，该字线保护结构包括多晶硅结构，形成于邻近存储器核心区域。该多晶硅结构包括位于该多晶硅结构核心侧的第一掺杂区域以及位于该多晶硅结构脊柱侧的第二掺杂区域。一未掺杂区域位于该第一及第二掺杂区域之间。一传导层形成在该多晶硅结构的顶端上，并设置使得该传导层不是在该第一掺杂区域及该未掺杂区域之间的转变界线(transition)，就是在该第二掺杂区域及该未掺杂区域之间的转变界线，未与该未掺杂区域接触。
【IPC分类】H01L27-04, H01L21-8247, H01L27-115
【公开号】CN104620382
【申请号】CN201380047005
【发明人】B·M·戴维斯, M·W·伦道夫, S-Y·钟, H·希莱瓦
【申请人】斯班逊有限公司
【公开日】2015年5月13日
【申请日】2013年7月8日
【公告号】US20140015138, WO2014011548A1