电子设备的制造方法
【专利说明】电子设备
[0001]相关申请的交叉引用
[0002]本申请要求2013年11月20日提交的申请号为10_2013_0141374、发明名称为“电子设备”的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本公开的实施例涉及存储器电路和器件，以及它们在电子设备或系统中的应用。
【背景技术】
[0004]近来，随着电子装置趋于小型化、低功耗、高性能、多功能等，已经在本领域寻求能将信息储存在诸如计算机、便携式通信设备等的各种电子装置中的半导体器件，并且已经对适合的半导体器件进行了研究。这种半导体器件包括使用能根据施加的电压或电流而在不同的电阻状态之间切换的材料和结构来储存数据的半导体器件，诸如阻变随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、电熔丝等。
【发明内容】
[0005]本公开的实施例包括存储器电路和器件，以及它们在电子设备或系统中的应用，并且提供了具有集成在一个衬底之上的可变电阻存储器和快闪存储器的复合存储器件的电子设备的各种实施方式。
[0006]在一个实施例中，一种电子设备包括半导体存储器，所述半导体存储器包括:第一单元阵列，包括多个快闪存储器单元；第一外围电路，适于控制第一单元阵列；第二单元阵列，包括多个可变电阻存储器单元；以及第二外围电路，适于控制第二单元阵列。第一单兀阵列、第一外围电路和第二外围电路沿着与半导体衬底的表面垂直的方向形成在同一层级，第二单元阵列设置成在垂直方向上比第一单元阵列、第一外围电路和第二外围电路更高，并且与第二外围电路和第一单元阵列重叠。
[0007]以上设备的实施例可以包括下列中的一个或更多个。
[0008]第一单元阵列被设置成沿着与半导体衬底的表面平行的水平方向在第一外围电路和第二外围电路之间与第二外围电路相邻。电子设备还包括多层互连结构，所述多层互连结构与第二单元阵列和第二外围电路耦接，并且设置在第二单元阵列和第二外围电路之间。
[0009]第一外围电路包括利用半导体衬底形成的第一外围电路晶体管，第二外围电路包括利用半导体衬底形成的第二外围电路晶体管，第一单元阵列包括利用半导体衬底形成的单元晶体管和选择晶体管。单元晶体管包括层叠有隧道绝缘层、浮栅、电荷阻挡层和控制栅的第一栅结构，并且第一外围电路晶体管、第二外围电路晶体管和选择晶体管包括从第一栅结构去除了电荷阻挡层的至少一部分的第二栅结构，使得第二栅结构的浮栅和控制栅电耦接。
[0010]第二单元阵列包括:多个第一线，沿着第一水平方向延伸；多个第二线，沿着第二水平方向延伸以在第一线之上与第一线交叉；以及可变电阻元件，在第一线和第二线之间设置在第一线和第二线的交叉点处。第一线和第二线在第二单元阵列和第二外围电路彼此重叠的区域中经由设置在第二单元阵列和第二外围电路之间的多层互连结构与第二外围电路电耦接，并且第一线和第二线中的至少一个延伸以与第一单元阵列重叠。
[0011]第一单元阵列包括利用半导体衬底形成的单元晶体管和选择晶体管，第二单元阵列包括:多个第一线，沿着第一水平方向延伸；多个第二线，沿着第二水平方向延伸以在第一线之上与第一线交叉；以及可变电阻元件，在第一线和第二线之间设置在第一线和第二线的交叉点处，并且布置有单元晶体管和选择晶体管的第一矩阵区与布置有可变电阻元件的第二矩阵区的一部分重叠。
[0012]第一单元阵列经由设置在第一矩阵区外部的区域中的导体与第一外部电路电耦接，第二单元阵列经由设置在第二矩阵区外部的区域中的导体与第二电路电耦接。
[0013]第一单元阵列和第一外围电路可以用作储存用户数据的第一存储器。第二单元阵列和第二外围电路可以用作协助存储器的数据输入/输出的缓冲存储器、或者用作储存用户数据的第二存储器。
[0014]第二单元阵列还与第一外围电路重叠。
[0015]在一个实施例中，一种电子设备包括半导体存储器。半导体存储器包括:半导体衬底，包括第一区和第二区；第二外围电路晶体管，利用半导体衬底形成并且被设置在第一区中；快闪存储器的单元晶体管和选择晶体管，利用半导体衬底形成并且设置在第二区中；以及多个第一线，设置在第二外围电路晶体管之上且沿着与半导体衬底的表面平行的第一水平方向延伸；多个第二线，沿着第二水平方向延伸以在第一线之上与第一线交叉；以及可变电阻元件，在第一线和第二线之间设置在第一线和第二线的交叉点处，其中，第一线和第二线经由设置在第一区中的导体与第二外围电路晶体管电耦接，并且第一线和第二线中的至少一个延伸至第二区。
[0016]以上设备的实施例可以包括下列中的一个或更多个。
[0017]半导体衬底还包括第三区和在第三区中利用半导体衬底形成的第一外围电路晶体管。第二区在第一区和第三区之间与第一区相邻设置。
[0018]单元晶体管包括层叠有隧道绝缘层、浮栅、电荷阻挡层和控制栅的第一栅结构。第二外围电路晶体管和选择晶体管包括与第一栅结构相似的第二栅结构，其中，缺少电荷阻挡层的至少一部分，使得第二栅结构的浮栅和控制栅电耦接。
[0019]布置有单元晶体管和选择晶体管的第一矩阵区与布置有可变电阻元件的第二矩阵区的一部分重叠。单元晶体管的栅极和选择晶体管的栅极经由设置在第一矩阵区的外部区中的导体与第一外部电路电耦接，第一线和第二线经由设置在第二矩阵区的外部区中的导体与第二外部电路电耦接。
[0020]在一个实施例中，一种电子设备包括半导体存储器。半导体存储器包括:第一单元阵列，包括设置在第一层级的多个第一类型存储器单元；第一外围电路，被配置成控制第一单元阵列并且设置在第一层级；第二单元阵列，包括设置在第二层级的多个第二类型存储器单元；以及第二外围电路，被配置成控制第二单元阵列并且被设置在第一层级，其中，第一层级在与衬底垂直的方向上与第二层级不同，且第二单元阵列与第一外围电路、第二外围电路和第一单元阵列中的一个或更多个重叠。
[0021]在一个实施例中，一种用于形成电子设备的方法包括以下步骤:利用半导体衬底来形成电路的第一层级，电路的第一层级包括快闪存储器单元阵列、快闪存储器外围电路和可变电阻存储器外围电路；在电路的第一层级之上形成多层互连结构；以及在多层互连结构之上形成可变电阻存储器单元阵列，其中，快闪存储器单元阵列与快闪存储器外围电路电耦接，且其中，多层互连结构将可变电阻存储器外围电路与可变电阻存储器单元阵列电耦接。
[0022]以上方法的实施例可以包括下列中的一个或更多个。
[0023]形成电路的第一层级包括以下步骤:形成第一隧道绝缘层和第二隧道绝缘层；分别在第一隧道绝缘层和第二隧道绝缘层之上形成第一浮栅和第二浮栅；形成层叠在第一浮栅之上的电荷阻挡层；以及分别形成层叠在电荷阻挡层和第二浮栅之上的第一控制栅和第二控制栅，其中，第二控制栅接触第二浮栅。电荷阻挡层是第一电荷阻挡层，且所述方法还包括在第二浮栅的一部分和第二控制栅的一部分之间形成第二电荷阻挡层。
[0024]在附图、说明书和权利要求中更详细地描述这些和其他的实施例。
【附图说明】
[0025]图1是说明根据一个实施例的复合存储器件的框图。
[0026]图2是说明图1中所示的复合存储器件的截面图。
[0027]图3是说明图2中所示的第一单元阵列的平面图。
[0028]图4是说明图2中所示的第二单元阵列的平面图。
[0029]图5说明图2中所示的第二单元阵列中的存储器单元。
[0030]图6说明包括根据一个实施例的复合存储器件的电子设备的框图。
[0031]图7是根据一个实施例的用于形成复合存储器件的过程的流程图。
【具体实施方式】
[0032]以下将参照附图详细地描述本公开的各种实施例。
[0033]附图可能并非按比例绘制，且在某些情况下，为了清楚地示出实施例的某些特征，可能对附图中的至少一些结构的比例做夸大处理。在以具有两层或更多层的多层结构在附图或说明书中呈现实施例时，这些层的相对定位关系或者布置层的顺序反映实施例的特定实施方式，而不同的相对位置关系或布置层的顺序也是可能的。另外，多层结构的实施例的描述或说明可以不反映特定多层结构中存在的全部层(例如，一个或更多个额外的层可以存在于两个所示的层之间)。作为特定的实例，当所述或所说明的多层结构中的第一层被称作在第二层“上”或“之上”或者在衬底“上”或“之上”时，第一层可以直接形成在第二层或衬底上，但是也可以表示有一个或更多个其他的中间层存在于第一层和第二层之间或第一层和衬底之间的结构。
[0034]目前已经研究的各种类型的存储器可以根据它们的特性而针对不同的目的来使用。例如，动态随机存取存储器(DRAM)尽管具有快的操作速率，但由于其是易失性存储器且需要周期性的刷新操作，所以可以用于储存执行软件的数据。由于快闪存储器是非易失性存储器且能够储存大容量的数据，所以可以用于储存用户数据的目的。用于基于电阻变化特性来储存数据的可变电阻存储器，诸如阻变随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)等可以代替DRAM或者快