半导体器件的形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。
【背景技术】
[0002] 随着半导体技术的发展，集成电路向着高集成度的方向发展。高集成度的要求使 半导体结构的线宽越来越小，线宽的减小对集成电路的形成工艺提出了更高的要求。
[0003] 半导体结构中，半导体器件通常由多层金属层和多层层间介质层等形成，所述多 层金属层由设置于层间介质层中的插塞实现电连接。随着线宽的减小，已大量使用低K介 质层作为层间介质层。
[0004] 现有技术在形成低K介质层之后，通常还会在低K介质层上形成硬掩模层，W防止 等离子体破坏低K介质层。具体地，参考图1至图2,示出了现有半导体器件形成方法对应 的剖面结构示意图。
[0005] 如图1所示，提供衬底(未示出)，在衬底上依次形成刻蚀停止层110、第一低K介质 层121、第二低K介质层122、硬掩模层130、扩散阻挡层140和氧化物层150。其中，第一低 K介质层121的材料为多孔低K介质材料，其K值通常在2. 5左右，第二低K介质层122的 材料为无孔低K介质材料，其K值通常在2. 7左右。
[0006] 第二低K介质层122提高了低K介质层与后续形成的硬掩模层130之间的粘附性。
[0007] 硬掩模层130的材质通常为氧化娃，其作用是防止后续工艺中（氧）等离子体等对 低K介质层的表面进行轰击。
[0008] 如图2所示，从上到下对图1所示的氧化物层150、扩散阻挡层140、硬掩模层130、 第二低K介质层122和第一低K介质层121进行蚀刻，W形成通孔(未示出），其中图2省略 显示刻蚀停止层110、扩散阻挡层140和氧化物层150。然后填充所述通孔形成插塞160。
[0009] 然而，插塞160位于硬掩模层130中的部分宽度较大，插塞160位于第二低K介质 层122中的部分宽度次之，插塞160位于第一低K介质层121中的部分宽度最小。该样，插 塞160位于硬掩模层130和第二低K介质层122交界面会形成外伸（overhang)现象，如图 2中结构P1所示。同样的，插塞160位于第二低K介质层122和第一低K介质层121交界 面处也会形成外伸现象，如图2中结构P2所示。该种外伸现象导致插塞形成过程中，插塞 附近的层间介质层极易出现孔洞（void),造成半导体器件的质量和可靠性下降。
[0010] 为此需要一种新的半导体器件的形成方法，W防止半导体器件形成过程中插塞出 现外伸现象，从而防止插塞附近的层间介质层出现孔洞，进而防止半导体器件的质量和可 靠性下降。
【发明内容】
[0011] 本发明解决的问题是提供一种半导体器件的形成方法，W避免半导体器件形成过 程中插塞出现外伸现象，从而避免插塞附近的层间介质层出现孔洞，提高半导体器件的质 量和可靠性。
[0012] 为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
[0013]提供半导体衬底；
[0014]在所述半导体衬底上形成第一低K介质层；
[0015]在所述第一低K介质层上形成第二低K介质层；
[0016]对所述第二低K介质层进行紫外光照处理。
[0017]可选的，所述紫外光照处理采用的紫外光波长范围为200nm~400nm。
[0018]可选的，所述第二低K介质层的初始厚度范围为lOOA~300A，所述紫外光照处理 使所述第二低K介质层的厚度缩小8%~12%。
[0019]可选的，所述第二低K介质层的材料为无孔低K介质材料。
[0020] 可选的，采用八甲基环四娃氧焼的等离子体形成所述第二低K介质层。
[0021] 可选的，所述形成方法还包括；依次蚀刻所述第二低K介质层和所述第一低K介质 层，直至形成贯穿所述第二低K介质层和所述第一低K介质层的通孔。
[0022] 可选的，在形成所述通孔之后，所述形成方法还包括；采用氨氣酸溶液清洗所述通 孔。
[0023]可选的，在清洗所述通孔之后，所述形成方法还包括；在所述通孔中填充满金属材 料形成插塞，所述插塞上表面与第二低K介质层上表面齐平。
[0024]可选的，形成所述插塞之后，所述形成方法还包括：在所述插塞上表面和所述第二 低K介质层上表面形成扩散阻挡层。
[0025]可选的，所述第一低K介质层的材料为多孔低K介质材料。
[0026] 与现有技术相比，本发明的技术方案具有W下优点：
[0027]本发明的技术方案提供一种新的半导体器件的形成方法，所述形成方法在形成低K介质层的过程中，只形成第一低K介质层和位于所述第一低K介质层上的第二低K介质 层，而省略形成硬掩膜层。然后通过对所述第二低K介质层进行紫外光照处理，使所述第二 低K介质层的碳含量降低，从而提高后续酸洗工艺对所述第二低K介质层的刻蚀速率，直至 使后续酸洗工艺对所述第二低K介质层刻蚀速率与对所述第一低K介质层的刻蚀速率基本 相等。因此，当蚀刻所述第二低K介质层和所述第一低K介质层形成通孔时，所述第二低K 介质层和所述第一低K介质层的交界处不会出现底切现象，防止后续形成的插塞等结构出 现外伸现象，从而防止插塞等结构附近的层间介质层中出现孔洞，提高最终形成的半导体 器件的质量和可靠性。通过对所述第二低K介质层进行紫外光照处理，所述第二低K介质 层的碳含量降低，不仅使所述第二低K介质层厚度减小，而且变得更加致密，达到防止等离 子体破坏的水平，因此省略硬掩膜层也不影响后续工艺，节省工艺步骤，节约成本。
[0028]进一步，所述紫外光照处理采用的紫外光波长范围为200nm~400nm。紫外光的 波长选择较小，具体小于400nm，此时紫外光能量较高，使第二低K介质层中的碳能够有足 够的能量从第二低K介质层中逸出。但是，如果紫外光的波长太短，能量太高，会对第二低 K介质层造成破坏，因此选择紫外光的波长在200nmW上。
[0029]进一步，所述第二低K介质层的厚度范围为1 ooA~300A。如果所述第二低K介质 层的厚度太小，其无法将位于其下方的具有多孔结构的所述第一低K介质层隔离，如果其 厚度太大，则会造成材料浪费、工艺难度增加和工艺成本升高等问题。
【附图说明】
[0030]图1和图2是现有半导体器件形成方法对应的剖面结构示意图；
[0031] 图3至图9是本发明实施例提供的半导体器件形成方法各步骤对应的剖面结构示 意图。
【具体实施方式】
[0032] 正如【背景技术】所述，现有半导体器件的形成过程中，存在插塞在各叠层结构中易 出现外伸现象的问题。
[0033] 经研究发现，出现外伸现象的原因是；在叠层结构(包括刻蚀停止层、第一低K介 质层、第二低K介质层和硬掩模层）中形成通孔后，需要对通孔进行清洗，清洗时使用酸溶 液，即对通孔进行酸洗工艺。酸洗工艺过程中，酸溶液对第一低K介质层、第二低K介质层 和硬掩模层都具有一定蚀刻作用，并且酸溶液对第一低K介质层、第二低K介质层和硬掩模 层的刻蚀速率依次增大，导致清洗之后，通孔在第一低K介质层、第二低K介质层和硬掩模 层部分的宽度依次增大，即在第二低K介质层和第一低K介质层的交界处出现底切现象，在 硬掩模层和第二低K介质层的交界处也出现底切现象。该种底切现象导致当采用金属材料 填充所述通孔时，形成的插塞出现图2所示外伸现象。
[0034] 为此，本发明提供一种新的半导体器件的形成方法。所述形成方法先提供半导体 衬底，在所述半导体衬底上形成第一低K介质层，在所述第一低K介质层上形成第二低K介 质层，再对所述第二低K介质层进行紫外光照处理。对所述第二低K介质层进行紫外光照 处理之后，所述第二低K介质层结构致密，因此可W省略在第二低K介质层上形成硬掩膜 层，从而防止因后续酸洗工艺对硬掩膜层和第二低K介质层的刻蚀速率不同而造成的底切 现象；同时，对所述第二低K介质层进行紫外光照处理，使所述第二低K介质层的碳含量降 低，从而使后续酸洗工艺对所述第二低K介质层的刻蚀速率与对所述第一低K介质层的刻 蚀速率基本相等，防止所述第二低K介质层和所述第一低K介质层的交界处出现底切现象， 最终保证后续形成的插塞等结构不存在外伸现象，从而防止插塞等结构附近的层间介质层 中出现孔洞，提高半导体器件的质量和可靠性。
[0035] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0036] 本发明实施例提供一种半导体器件的形成方法，请结合参考图3至图9。
[0037] 首先，请参考图3,提供半导体衬底(未示出），并在所述半导体衬底上形成刻蚀停 止层210。
[0038] 本实施例中，所述半导体衬底可W是单晶娃或娃错，也可W是绝缘体上娃 (Silicononinsulator,SOI)等，或者还可W包括其它的材料，例如键化钢、蹄化铅、神化 钢、磯化钢、神化嫁或键化嫁等。
[0039] 具体的，所述半导体衬底可W是娃、娃错或者绝缘体上娃等材料形成的晶圆，所述 晶圆内可W形成有各种功能器件，例如存储器和逻辑电路等。
[0040] 请继续参考图3,在刻蚀停止层210上形成第一低K介质层221。
[0041] 本实施例中第一低K介质层221的材料可W为二氧化娃(介电常数K= 3. 9)、无定 形碳或类金刚石碳（Diamond-1化ecarbon,化C)等，也可W为介电常数小于二氧化娃的低 介电常数材料，例如可W是含氨娃酸盐类（HSQ，K= 2. 8~3. 0)、含有Si-C册官能基的含 甲基娃酸盐类（MSQ，K= 2. 5~2. 7)、有机娃氧焼聚合物（册SP，K= 2. 5)或SiOCH薄膜（K =2. 3~2. 7)，甚至可W采用超低介电常数（K< 2. 0)的性娃酸盐（PorousSilicate)等 有机类商分子化合物。
[0042] 本实施例中，进一步的，第一低K介质层221的材料为多孔低K介质材料。为了达 到较低的介电常数，通常可W使用具有较低介电常数的材料，并在材料引入多孔性。由于空 气的介电常数指定为1，因此其能够降低介电常数。可W通过多种方法在低K材料中引入了 多孔性。具体的，当采用旋涂方法形成第一低K介质层时，可W通过使用高沸点的溶剂、模 板或致孔剂的方法，实现K值的降低。
[0043] 本实施例中，第一低K介质层221可W采用化学气相沉积法或者物理气相沉积法 生成。
[0044] 请参考图4,在第一低K介质层221上形成第二低K介质层222。
[0045] 本实施例中，由于第一低K介质层221是多孔低K材料，因此第一低K介质层221 具有比构成现有的结构的绝缘层的材料(非多孔材料）更脆弱的结