或多个所揭露的层。作为一个例子，一个用于减轻或控制非有意氧化的适合的阻挡层可被置于一或多个被揭露的层之间。又在其它具体实施例中，所揭露的存储器堆积或薄膜层组可具有比绘制出的还要少的层。例如，切换层可直接电接触导电线，而不用具有一电极层于其中。此外，要注意的是一或多个被揭露的制程可被组合成单一制程提供聚合功能。该被揭露的架构之部件也可与一或多个未在本文中具体描述但本领域之技术人士已知的其他元件交互作用。
[0109]鉴于上文所述的例性示的方块图，可根据本文所公开的主旨而能实现的制程方法将参照图10到图12之流程图而更好理解。而为便于说明，图10到图12中的方法被显示并描述成一系列的方块，应被理解和意识到的是，本发明的主旨并不受方块的顺序所限制，因为一些方块可能与其他在本文中绘制和描述的方块以不同顺序或同时间发生。再者，并非所有被描绘的方块对于实现本文所述之方法都是必需的。此外，应当进一步理解的是本说明书全部所揭露的一些或全部方法能够被存在制造品中以利于运输或传送这样的方法给电子装置。该术语制造品，如使用的，涵盖容易从任何连接载体或储存媒介的可读取计算机装置的计算机程式。
[0110]图10描绘用于制造固态选择器装置的例示性方法1000的流程图。在1002，方法1000可包括提供包含第一金属材料的第一层状结构。在1004，方法1000提供一层选择器材料相邻于该第一层状结构。在至少一具体实施例中，该选择器材料层可接触该第一层状结构。在1006，方法1000可包括提供包含第二金属材料相邻于该选择器材料层的第二层状结构。在至少一具体实施例中，该第二层状结构可接触该选择器材料。在可替代或另外的具体实施例中，该第一金属材料可用以提供导电离子至该选择器材料中以响应施加跨过该第一层状结构和该第二层状结构的电压。在其它具体实施例中，该选择器材料可用以使该导电离子渗透入该选择器材料层中以响应施加于跨在该第一层状结构和该第二层状结构的电压。根据又其他的具体实施例，该第一层状结构、该选择器材料层、和该第二层状结构可形成该固态选择器装置。又进一步的具体实施例中，该选择器装置可与两端点存储器装置电气串联。
[0111]根据其他的具体实施例，该第二金属材料可用以提供更多的导电离子至该选择器材料中以响应施加跨过该第一层状结构和第二层状结构的第二电压，其与该电压极性不同(例如，反极性)。在至少一具体实施例中，更多的导电离子至少部分自该选择器材料中消散以响应在阈电压量值以下的该电压或该第二电压的量值。在进一步的具体实施例中，该选择器材料层的导电度可减少以响应该至少部分自该选择器材料中消散的更多的导电离子。
[0112]又其它的具体实施例中，该第一金属材料或该第二金属材料可选自由惰性金属(例如，Pt, Pd, Ag, Au)、至少部分包含惰性金属的金属合金、快电场增强扩散材料(例如，Ni，Cu，Ag，Co, Fe)和CMOS配线金属(例如，W，Al，Ti，TiN，TaN, WN)所组成的群组。在另外的具体实施例中，该选择器材料层可选自由绝缘体、非计量比氧化物，硫族化物、包括Ge，Sb, S和Te的固态电解质以及金属掺杂材料所组成的群组。在又一实施例中，提供该第一层状结构更可包括提供包含选自由主动金属，W，Al，Cu，TiN和TiW所组成的群组的金属材料的第一电极。又另一具体实施例中，提供该第一层状结构可额外包括提供置于该选择器材料层和该选自由离子导体、固态电解质、金属氧化物和金属氧化物合金所组成的第二群组的金属材料之间的第一离子导体。
[0113]根据进一步的具体实施例，方法1000可进一步包括形成多个两端点存储器装置于半导体基板上，以及形成多个选择器装置。在一或多个具体实施例中，该两端点存储器装置可各自与至少一个来自该多个选择器装置的选择器装置相关联。在另外的具体实施例中，该多个两端点存储器装置可包括该两端点存储器装置而该多个选择器装置可包含该选择器装置。在其它具体实施例中，该方法可进一步包括自该多个两端点存储器装置和该多个选择器装置形成交叉存储器结构。
[0114]图11描绘例示性方法1100用于制造具有非线性1-V特性的两端点存储器装置的流程图，根据本发明的另一具体实施例。在1102，方法1100可包括形成包含第一金属材料的第一层状结构于基板上。在至少一具体实施例中，该基板可包括一或多个电子装置(例如，CMOS装置、SOI装置等等)形成于其中或其上。在1104，方法1100可包括形成接触该第一层状结构的离子导体层。另外，在1106，方法1100可包括形成接触该离子导体层的选择器材料层。在1108，方法1100可包括形成接触该选择器材料的第二离子导体层。此外，在1110，方法1100可包括形成包含金属材料并接触该第二离子导体的第二层状结构。除前述之外，在1112，方法1100可包括形成两端点存储器装置与该第二层状结构电气串联。在1114，方法1100可包括连接存储器装置的第一导体到该第一层状结构。在1116，方法1100可包括连接该存储器装置的该第二导体到该两端点存储器装置。
[0115]图12描绘例示性方法1200用于根据本主要发明的进一步具体实施例来操作交叉存储器阵列的流程图。例如，该交叉存储器阵列可包括多个两端点存储器装置和多个选择器装置，其中该多个两端点存储器装置可各自串联一个来自该多个选择器装置的选择器装置，其中各选择器装置是关联于响应小于阈电压的施加电压的第一电气特性，也可关联于响应大于或等于该阈电压的施加电压的第二电气特性。在1202，方法1200可包括施加大于该阈电压的第一电压至包括第一两端点存储器装置串联第一选择器装置的第一存储器结构。在1204，方法1200可包括在施加第一电压的同时，施加小于该阈电压的第二电压至包含第二两端点存储器装置串联第二选择器装置的第二存储器结构。在1206，方法1200可包括决定电流以响应施加该第一电压同时施加该第二电压。在各种具体实施例中，该电流包括关联于该第一选择器装置的第一电流和关联于该第二选择器装置的第二电流。此夕卜，该第一电流和该第二电流的电流比可落于选自由约1，000至约10，000，约10，000至约100，000，约100，000至约I, 000，000，以及约I, 000，000至约10，000，000的比例范围所组成的群组。在进一步的具体实施例中，该第一两端点存储器装置和该第二两端点存储器装置可皆为编程状态。
[0116]根据一或多个另外的具体实施例，该多个选择器装置的一个选择器装置可包括第一主动金属层、第二主动金属层、以及于该第一主动金属层和该第二主动金属层之间的选择层。在另外的具体实施例中，施加该第二电压同时施加该第一电压更可包括施加大于该阈电压的该第一电压于该第一选择器装置，从而导致在该第一选择装置的该选择层中形成第一主动金属层的金属化离子粒子的导丝，以及施加小于该阈电压的该第二电压于该第二选择器装置，其中第一主动金属层的金属化离子粒子的导丝不会形成于该第二选择器装置的选择层中(或只形成在该第二选择器装置的选择层的子集合中，且不提供导电通道通过该第二选择器装置的选择层)。
[0117]根据进一步的具体实施例，该阈电压可介于由约0.1伏特至约2伏特，和约2伏特至约4伏特的范围所组成的群组中。在另一具体实施例中，该第二电流可选自由约1χ10_8安培至约1χ10_14安培的范围中。又其他具体实施例中，该第一电流可选自由约1x10 _3安培至约1χ1(Γ6安培的范围中。
[0118]在另外的具体实施例中，施加该第二电压同时施加该第一电压更可包括施加小于该阈电压的该第二电压至相异于该多个两端点存储器装置的第二多个两端点存储器装置，串联相异于该多个选择器装置的第二多个选择器装置。在另外的具体实施例中，该第二多个两端点存储器装置中的两端点存储器装置的数量可选自约1，000至约250,000的范围中。又其他具体实施例中，该第一两端点存储器装置和该第二两端点存储器装置皆在消除状态。又其他的具体实施例中，该两端点存储器装置包括丝状为基础的电阻式存储器装置。
[0119]在本发明的各种具体实施例中，所揭露的存储器或存储器架构可被采用作为具有CPU或微处理器的独立或集成的嵌入式存储器装置。一些具体实施例可被实现，例如，作为计算机存储器的一部分(例如，随机存取存储器、快取存储器、唯读存储器、储存存储器、或其他类似物)。其他具体实施例可被实现，例如，作为可携式存储器装置。适当的可携式存储器装置的例子可包括移动式存储器，像是保全数位(SD)卡、通用串列总线(USB)、记忆棒、压缩闪存(CF)卡、或其他类似物、或前述的适当组合(例如，参见下文图13和图14)。
[0120]NAND FLASH被用于小型快速闪存装置、USB装置、SD卡、固态装置(SSDs)、和储存类存储器，以及其它规格(form-factors)。虽然NAND在过去十年已被证明是推动磁碟机向下扩展为更小型的装置及更高晶片密度的成功技术，随着技术的缩小尺寸越过25纳米存储器单元技术，一些结构、性能和可靠度的问题变得明显。这些细节或类似的考量被本发明所揭露的各方面来解决。
[0121]为了提供本发明主旨的各方面的全貌，图13，以及下面讨论中，旨在提供在一适当情境下的一简要的、一般性的描述，其中本发明主旨的各方面能够被实现或处理。而该主旨已在上文于固态存储器和半导体架构和用于制造和操作这样的存储器或架构的制程方法的上一般性上下文中被描述，本领域的技术人士将认识到本说明书的内容也可结合其它架构或制程方法来被实现。再者，本领域的技术人士将理解到本发明所公开的方法可透过一处理系统或一计算机处理器来实施，不论是单独实施还是连接主计算机(例如，下文图14中的计算机1402)，其可包括单一处理器或多处理器计算机系统、小型计算机装置、大型计算机、以及个人计算机、手持式计算设备(例如，PDA、智慧型电话、手表)、微处理器型式的或可编程消费或工业用电子设备等。所说明的各方面也可用分布式计算环境来实施，其工作任务是由透过通信网络连接的远端处理装置来实行。然而，一些如果不是本发明创新的所有方面可在独立电子装置上实施，像是记忆卡、快闪记忆模组、移动式存储器或其他类似物。在分布式计算环境中，程序模组皆可位于本地和远端的储存模组或装置上。
[0122]图13是根据本说明书主旨的各方面所描绘的例示性的存储器单元阵列1302的操作和控制环境1300的方块图。在本说明书的主旨的至少一方面，存储器单元阵列1302可包括各种存储器单元技术。在至少一具体实施例中，该存储器单元技术的存储器单元可包括具有非线性1-V响应的两端点存储器，如本文所述。在另一具体实施例中，存储器单元阵列1302可储存操作模式用以致使制造两端点存储器单元电气串联选择器装置。
[0123]列控制器1306可被形成在相邻于存储器单元阵列1302。此外，列控制器1306可与存储器单元阵列1302的位线电性耦合。列控制器1306可控制各位线，施加合适的程式，消除或读取电压到所选择的位线。
[0124]此外，操作和控制环境1300可包括行控制器1304。行控制器1304可被形成相邻于列控制器1306，以及电连接到存储器单元阵列1302的字线。行控制器1304可选择具有适当选择电压的存储器单元的特定行。而且，行控制器1304可藉由施加适当电压于所选择的字线来促进编程、消除或读取操作。
[0125]时钟源1308可提供各时序时钟脉冲以利于行控制器1304和列控制器1306的定时读取、写入、以及编程操作。时钟源1308可进一步利于选择字线或位线响应被操作和控制环境1300所接收的外部或内部命令。输出/输入缓冲器1312可通过I/O缓冲器或其它I/O通信接口被连接到外部主机装置，像是计算机或是其它处理装置(未绘制，但见例如下文图12的计算机802)。输入/输出缓冲器1312可用于接收写入的数据、接收消除指令、输出读出的数据、和接收位址数据和命令数据以及各指令的位址数据。位址数据可藉由位址暂存器1310转移到行控制器1304和列控制器1306。此外，输入数据经由信号输入线传递到存储器单元阵列1302，而输出数据经由信号输出线从存储器单元阵列1302接收。输入数据可从主机装置接收，而输出数据可经由I/O缓冲器被传送到主机装置。
[0126]从主机装置接收的命令可被提供给命令接口 1314。命令接口 1314可用于接收来自主机装置的外部控制信号，并决定数据输入到输入/输出缓冲器1312是为写入数据、命令或是位址。输入命令可被转移到状态机1316。
[0127]状态机1316可用于管理存储器单元1302的编程和重编程。状态机1316经由输入/输出缓冲器1312和命令接口 1314从主机装置接收命令，并管理读取、写入、消除、数据输入、数据输出、以及与存储器单元1302有关的相似功能。在一些方面，状态机1316可发送和接收关于成功接收或执行各命令的确认或否定。
[0128]为了实现读取、写入、消除、输入、输出等功能，状态机1316可控制时钟源1308。时钟源1308的控制可引起输出脉冲用于有利行控制器1304和列控制器1306实现特定功能。输出脉冲，例如，可被列控制器1306传送到所选择的位线，或例如，被行控制器1304传送到字线。
[0129]连同图14，以下所述的系统和方法可在硬件中实施，像是单一集成电路(IC)晶片、多的ICs、特定用途集成电路(ASIC)、或其它类似物。再者，发生在每个过程中的一些或全部的过程方块其中的顺序不应被认为是限制性的。而是应当理解，一些过程方块可以不同的顺序来执行，而不是所有这些都可以在本文中明确说明。
[0130]参考图14，适合的操作环境1400以实现本发明所要求保护主旨的各方面包括计算机1402。计算机1402包括处理单元1404、系统存储器1406、解码器1435、以及系统总线1408。系统总线1408耦合系统元件包括，但不限于，系统存储器1406到处理单元1404。处理单元1404可以是任何可用的处理器。双微处理器和其它多处理器架构也可被采用作为处理单元1404。
[0131]系统总线1408可以是任何若干类型的总线结构，包括存储器总线或存储器控制器、周边总线或外部总线，和/或使用任何各种可用总线架构的局部总线包括，但不限于，工业标准架构(ISA)、微通道架构(MSA)、扩展的ISA(EISA)、智能驱动电子装置(IDE)、VESA局部总线(VLB)、周边组件互连(PCI)、卡总线、通用串列总线(USB)、先进图形端口(AGP)、个人电脑记忆卡国际协会总线(PCMCIA)、火线(IEEE1934)、以及小型计算机系统接口(SCSI)。
[0132]系统存储器1406包括易失性存储器1410和非易失性存储器1414，其可以使用一或多个本发明的存储器架构，在各种具体实施例中。该基本输入/输出系统(B1S)，包含基本规则以传输计算机1402之中的元件之间的讯息，像是在启动期间，被储存在非易失性存储器1412。此外，根据本发明，解码器1435可包括至少一编码器或解码器，其中该至少一编码器或解码器可由硬件、软件、或硬件和软件的组合来组成。虽然，解码器1435被描示为单一元件，解码器1435可被包含在非易失性存储器1412中。通过说明而非限制的方式，非易失性存储器1412可包含唯读存储器(ROM)、可编程ROM(PROM)，电性可编程ROM(EPROM)，电性可消除式可编程ROM(EEPROM)、或快闪存储器。非易失性存储器1412可采用一或多个本发明的存储器架构，在至少一些本发明的具体实施例中。而且，非易失性存储器1412可为计算机存储器(例如，以计算机1402或其中的主机板物理集成)，或移动式存储器。合适的移动式存储器与配合本发明中可被实现的具体实施例的例子可包括保全数位(SD)卡、压缩闪存(CF)卡、通用串列总线(USB)记忆棒、或其他类似物。易失性存储器1410包括随机存取存储器(RAM)，其作用类似外部快取存储器，且也可在各具体实施例中使用一或多个本发明的存储器架构。通过说明而非限制的方式，RAM可用在许多型式像是静态RAM (SRAM)、动态 RAM (DRAM)、同步 DRAM (SDRAM)、双倍资料率 SDRAM (DDR SDRAM)、以及增强型 SDRAM (ESDRAM)等等。
[0133]计算机1402也可包括移动式/非移动式、易失性/非易失性计算机储存媒介。图14显示，例如，磁盘存储器1414。磁盘存储器1414包括，但不限于，装置像是磁盘存储器驱动器、固态磁盘存储器(SSD)软盘驱动器、磁带驱动器、Jaz驱动器、Zip驱动器、LS-100驱动器、快闪记忆卡、或记忆棒。此外，磁盘存储器1414，可包括储存媒介单独或与组合其它储存媒介包括，但不限于，光盘驱动器像是光盘ROM装置(CD-R0M)、CD可记录驱动器(CD-Rdrive)、⑶可重写驱动器(⑶-RW驱动器)或数位多功能碟ROM驱动器(DVD-ROM)。为利于连接磁盘存储器1414到系统总线1408，移动式或非移动式接口常被使用，像是接口 1416。可理解的是磁盘存储器1414可储存关于用户的讯息。这样的讯息能被储存在或被提供给服务器或给运行在用户装置上的应用程式。在一具体实施例中，用户可被通知(例如，通过输出装置1436的方式)储存在磁盘存储器1414和/或传送到服务器或应用程式的讯息类型。用户可被提供机会以选择加入或退出收集和/或与服务器或应用程式分享这样的讯息(例如，通过从输入装置1428输入的方式)。
[0134]应当理解的是，图14描述做为用户和在合适作业环境1400中所述的基本计算机资源之间的媒介的软件。这样的软件包括作业系统1418。作业系统1418，其可被存在磁盘存储器1414中，作为控制和分配计算机1402的资源。应用程式1420有益于管理资源，藉由作业系统1418通过编程模组1424，和编程数据1426，像是引导/关闭事务表及其它类似物，不论是储