于所述介质层220内，以用于互连。在本实施例中，所述第二芯片区域200a、200b还包括第四垫片222，所述第四垫片222位于所述第二芯片正面201的表面，以用于互连。
[0053]如图5所示，图5为图4沿箭头方向Y的俯视图，所述第二芯片区域200a、200b包括多个排列的第二芯片器件，在图5中，所述第二芯片区域200a、200b均包括三个第二芯片器件230a、230b、230c，在本发明的其它实施例中，所述第二芯片区域200a、200b还可以包括更多的第二芯片器件。
[0054]一般的，所述第一芯片区域100&、10013和第二芯片区域200&、20013均为方形，所以，多个所述第一芯片器件排列后的形状可以等效为方形，多个所述第二芯片器件排列后的形状可以等效为方形。如图3所示，所述第一芯片器件130a、130b排列后图形的总长度为LI，所述第一芯片器件130a、130b排列后图形的总宽度为Wl ;如图5所示，所述第二芯片器件230a、230b、230c排列后图形的总长度为L2，所述第二芯片器件230a、230b、230c排列后图形的总宽度为W2，其中，L2与LI之差小于等于LI的10%，W2与Wl之差小于等于Wl的10%，可以有效地利用芯片的面积，较佳的，L2与LI之差小于等于LI的5%，W2与Wl之差小于等于Wl的5%，可以进一步利用芯片的面积。
[0055]较佳的，所述第一芯片区域100a、100b包括微控制单元，即有一个所述第一芯片器件130a或130b为微控制单元，所述第二芯片区域200a、200b包括传感器，即有一个所述第二芯片器件230a、230b或230c为传感器，可以灵活地将不同的器件设置于所述第一芯片区域100a、100b或第二芯片区域200a、200b上。
[0056]例如，在本实施例中，所述第一芯片器件130a或130b为微控制单元或射频器件，所述第一芯片区域100a、100b包括所述微控制单元和射频器件，所述第二芯片器件230a、230b或230c为逻辑器件、传感器或电源管理集成电路，所述第二芯片区域200a、200b包括逻辑器件、传感器和电源管理集成电路中的几种。或在本发明的其它实施例中，所述第一芯片器件130a或130b为微控制单元或逻辑器件，所述第一芯片区域100a、100b包括所述微控制单元和逻辑器件，所述第二芯片器件230a、230b或230c为射频器件、传感器或电源管理集成电路，所述第二芯片区域200a、200b包括射频器件、传感器和电源管理集成电路中的几种。以上为本发明所述第一芯片器件130a或130b和所述第二芯片器件230a、230b或230c较佳的分布方式，但是本发明并不限于上述分布方式，根据上述描述，本领域的普通技术人员还可以根据芯片或器件的大小进行灵活的分布配置。
[0057]然后进行步骤S13，如图6所示，图6为本发明一实施例步骤S13中剖面结构示意图，将所述第一晶圆100与所述第二晶圆200键合在一起，其中，所述第一芯片正面101面向所述第二芯片正面201相键合，所述第一芯片区域100a、10b分别与第二芯片区域200a、200b 一一匹配，在本实施例中，所述第三垫片122正对所述第四垫片222，实现所述第三垫片122与第四垫片222的电连接。
[0058]之后进行步骤S14，制备第一硅通孔结构和第二硅通孔结构，所述第一芯片通过所述第一硅通孔结构电性引出，所述第二芯片通过所述第二硅通孔结构电性引出。在本实施例中，步骤S14包括以下子步骤S141-S142:
[0059]进行子步骤S141，如图7所示，图7为本发明一实施例子步骤S141中剖面结构示意图，对所述第二芯片背面202进行去薄，以方便制备第一硅通孔结构和第二硅通孔结构；
[0060]进行子步骤S142，如图8所示，图8为本发明一实施例子步骤S142中剖面结构示意图，在所述第二芯片背面202进行刻蚀，形成所述第一硅通孔130和第二硅通孔230，所述第一硅通孔130位于所述第一芯片110a、100b和第二芯片区域200a、200b内，并暴露出所述第一垫片121，所述第二硅通孔230位于所述第二芯片区域200a、200b内，并暴露出所述第二垫片221 ；
[0061]进行子步骤S143，如图9所示，图9为本发明一实施例子步骤S143中剖面结构示意图，对所述第一硅通孔130和第二硅通孔230进行填充，形成所述第一硅通孔结构131和第二硅通孔结构231，所述第一硅通孔结构131通过所述第一垫片121将所述第一芯片IlOaUOOb电引出，所述第二硅通孔结构231通过所述第二垫片221将所述第二芯片210a、200b电引出。
[0062]较佳的，如图1O所示，在所述第二芯片背面2O 2上形成一重新分配层240 (Redistribut1n Layer)，所述重新分配层240导通所述第一娃通孔结构131和第二娃通孔结构231，以对电路进行重新分配。在本发明的其它实施例中，还可以不设置所述重新分配层240，通过单独设置输入\输出端以进行电性引出。例如:在所述第二芯片背面202上形成一第一连接端和一第二连接端，所述第一连接端导通所述第一硅通孔结构131，所述第二连接端导通所述第二硅通孔结构231，亦在本发明的思想范围之内，此结构为本领域的普通技术人员可以理解的，在此不作赘述。
[0063]最后进行步骤S15，如图11所示，图11为本发明一实施例子步骤S15中剖面结构示意图，对所述第一晶圆100与所述第二晶圆200进行切割，所述第一芯片区域100a、100b形成第一芯片100a’、100b’，所述第二芯片区域200a、200b形成第二芯片200a’、200b’，所述第一芯片100a’、100b’和第二芯片200a’、200b’键合在一起形成物联网系统芯片la、2a，之后再进行测试和封装。由于所述第一芯片器件130a、130b排列后图形的总长度为LI和所述第二芯片器件230a、230b、230c排列后图形的总长度为L2相差不大，所述第一芯片器件130a、130b排列后图形的总宽度为Wl和所述第二芯片器件230a、230b、230c排列后图形的总宽度为W2相差不大，所述第一芯片器件130a、130b紧密排列于所述第一芯片100a’、100b’上，所述第二芯片器件230a、230b、230c紧密排列于所述第二芯片200a’、200b’上，使得切割和封装后的所述物联网系统芯片la、2a没有多余的硅，节约芯片的面积。
[0064]最后，如图11所示，在最终形成的物联网系统芯片la、2a中，所述物联网系统芯片Ia包括第一芯片100a’和第二芯片200a’，所述物联网系统芯片Ib包括第一芯片100b’和第二芯片200b’。在所述物联网系统芯片Ia中，所述第一芯片100a’与所述第二芯片200a’键合在一起，其中，所述第一芯片正面101面向所述第二芯片正面201相键合；在所述物联网系统芯片Ib中，所述第一芯片100b’与所述第二芯片200b’键合在一起，其中，所述第一芯片正面201面向所述第二芯片正面201相键合。通过分别在所述第一芯片100a’、100b’和第二芯片200a’、200b’中设置所述第一芯片器件和第二芯片器件，多个所述第二芯片器件排列后的总长度与多个所述第一芯片器件排列后的总长度之差小于等于多个所述第二芯片器件排列后的总长度的10%，多个所述第二芯片器件排列后的总宽度与多个所述第一芯片器件排列后的总宽度之差小于等于多个所述第二芯片器件排列后的总宽度的10%，可以节约所述第一芯片100a’、100b’和第二芯片200a’、200b’的面积，集成度高；且所述第一芯片100a’、100b’分别与所述第二芯片200a’、200b’键合在一起，所述第一芯片1