异沟道cmos集成器件及其制备方法
【技术领域】
[0001]本发明属于半导体集成电路技术领域，尤其涉及一种异沟道CMOS集成器件及其制备方法。
【背景技术】
[0002]新技术革命又称现代技术革命，也有人将它称为继蒸气机、电力之后的第三次技术革命。以微电子技术、电子计算机、激光、光纤通信、卫星通信和遥感技术为主要内容的信息技术成为新技术革命的先导技术。新技术革命产生于本世纪40年代中期，它首先在西方发达资本主义国家兴起，逐步向其他国家与地区辐射，直至席卷全球，它是伴随着当代科学技术的形式发展起来，已扩展到了科学技术的各个领域。
[0003]对半导体产业发展产生巨大影响的“摩尔定律”之处:集成电路芯片上的晶体管数目，约每18个月翻一番，性能也翻一番。40多年来，世界半导体产业始终按照这条定律不断地发展。但是，随着器件特征尺寸的不断减小，尤其是进入纳米尺寸之后，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。当器件特征尺寸缩小到65nm以后，纳米尺寸器件中的短沟效应、强场效应、量子效应、寄生参量的影响，工艺参数误差等问题对器件泄露电流、亚阈特性、开态/关态电流等性能的影响越来越突出，电路速度和功耗的矛盾也将更加严重。
[0004]为了解决上述问题，新材料、新技术和新工艺被应用，但效果并不十分理想。比如:隧穿一极管虽然电流开关比很尚，但制作成本尚，开态电流小；石墨稀材料载流子具有极尚的迀移率，但禁带宽度问题一直没有很好的得以解决。FinFET器件可以有效减小系漏电流，但是工艺复杂且提升效果有限。而应变Si材料与应变Ge材料能够有效提升器件性能并且工艺相对易实现，从而可以使CMOS集成电路芯片性能得到明显改善。因此，如何制作一种高性能的CMOS集成器件就变得及其重要。
【发明内容】
[0005]因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种异沟道CMOS集成器件及其制备方法。
[0006]具体地，本发明实施例提出的一种异沟道CMOS集成器件的制备方法，包括:
[0007](a)选取 SOI 衬底；
[0008](b)在所述SOI衬底上连续生长P型应变Ge层和P型应变Si层，以分别形成PMOS的沟道层和NMOS的沟道层；
[0009](c)在所述P型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区；
[0010](d)刻蚀所述PMOS有源区表面的所述应变硅层，并向所述PMOS有源区内注入N型离子；
[0011](e)在所述PMOS有源区指定位置处注入P型离子形成PMOS源漏区，在所述NMOS有源区指定位置处注入N型离子形成NMOS源漏区；
[0012](f)在所述PMOS有源区表面且异于源漏区位置处形成PMOS栅极；在所述NMOS有源区表面且异于源漏区位置处形成NMOS栅极；以及
[0013](g)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成异沟道CMOS集成器件。
[0014]此外，本发明另一实施例提出的一种异沟道CMOS集成器件，由上述实施例的异沟道CMOS集成器件的制备方法制得。
[0015]由上可知，本发明实施例具有如下优点:
[0016]1.本发明PMOS利用的材料为压应变Ge材料，相对于传统Si材料空穴迀移率提高了数倍，从而提升了 CMOS器件的驱动电流与频率特性；
[0017]2.本发明NMOS利用的材料为张应变Si材料，相对于传统Si材料电子迀移率有了很大的提高，从而提升了 CMOS器件的驱动电流与频率特性；
[0018]3.本发明制备的CMOS器件使用了不同的沟道材料，充分发挥了应变Ge材料与应变Si材料的特性；
[0019]4.由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备异沟道CMOS器件与集成电路，可实现了国内集成电路加工能力的大幅提升。
[0020]通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
【附图说明】
[0021]下面将结合附图，对本发明的【具体实施方式】进行详细的说明。
[0022]图1为本发明实施例的一种异沟道CMOS集成器件的制备方法流程图；
[0023]图2a_图2y为本发明实施例的一种异沟道CMOS集成器件的制备方法示意图；
[0024]图3为本发明实施例的另一种异沟道CMOS集成器件的制备方法流程图；
[0025]图4为本发明实施例的一种异沟道CMOS集成器件的器件结构示意图。
【具体实施方式】
[0026]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0027]实施例一
[0028]请参加图1，图1为本发明实施例的一种异沟道CMOS集成器件的制备方法流程图，该制备方法包括如下步骤:
[0029](a)选取 SOI 衬底；
[0030](b)在SOI衬底上连续生长P型应变Ge层和P型应变Si层，以分别形成PMOS的沟道层和NMOS的沟道层；
[0031](c)在P型应变Si层表面上采用刻蚀工艺形成隔离沟槽，以分离形成NMOS有源区和PMOS有源区；
[0032](d)刻蚀PMOS有源区表面的应变Si层，并向PMOS有源区内注入N型离子；
[0033](e)在PMOS有源区指定位置处注入P型离子形成PMOS源漏区，在NMOS有源区指定位置处注入N型离子形成NMOS源漏区；
[0034](f)在PMOS有源区表面且异于源漏区位置处形成PMOS栅极；在NMOS有源区表面且异于源漏区位置处形成NMOS栅极；以及
[0035](g)金属化处理，并光刻漏极引线、源极引线和栅极引线，最终形成异沟道CMOS集成器件。
[0036]具体地，在步骤(b)之前，还包括:
[0037](xl)在SOI衬底上形成SiGe外延层；
[0038](x2)在SiGe外延层上形成本征Si层；
[0039](x3)对SOI衬底、SiGe外延层和本征Si层采用干氧氧化工艺进行氧化，并退火处理，形成浓缩SiGe层。
[0040]具体地，步骤(b)包括:
[0041](bl)在浓缩SiGe层上生长P型应变Ge层，且应变Ge为压应力应变Ge ；
[0042](b2)在P型应变Ge层上生长P型应变Si层，且应变Si为张应力应变Si。
[0043]具体地，步骤(C)包括:
[0044](Cl)利用光刻工艺在P型应变Si层表面形成隔离区图形；
[0045](c2)利用刻蚀工艺，在隔离区图形所在位置刻蚀形成隔离槽；
[0046](c3)利用化学气相沉积工艺，采用氧化物填充隔离槽，形成CMOS集成器件的隔离区。
[0047]具体地，在步骤(d)包括:
[0048](dl)在NMOS有源区和PMOS有源区表面形成第一阻挡层；
[0049](d2)利用刻蚀工艺刻蚀掉PMOS有源区上方的第一阻挡层及P型应变Si层；
[0050](d3)利用离子注入工艺，在PMOS有源区内注入N型离子。
[0051]具体地，在步骤(e)之前，还包括:
[0052](yl)在NMOS有源区表面和PMOS有源区表面形成Al2O3或Cr 203层，作为NMOS栅氧化层和PMOS栅氧化层；
[0053](y2)在NMOS栅氧化层和PMOS栅氧化层表面形成第二阻挡层。
[0054]具体地，步骤(e)包括:
[0055](el)利用刻蚀工艺刻蚀掉PMOS有源区上方指定区域的第二阻挡层和栅氧化层；
[0056](e2)利用离子注入工艺，在PMOS有源区内注入P型离子以形成PMOS源漏区；
[0057](e3)利用刻蚀工艺刻蚀掉NMOS有源区上方指定区域的第二阻挡层和栅氧化层；
[0058](e4)利用离子注入工艺，在NMOS有源区内注入N型离子以形成NMOS源漏区。
[0059]具体地，在步骤(f)之前，还包括:
[0060](zl)在NMOS有源区和PMOS有源区表面形成第三阻挡层；
[0061](z2)利用刻蚀工艺刻蚀掉NMOS源漏区和PMOS源漏区上方指定位置处的第三阻挡层，以形成NMOS源漏窗口和PMOS源漏窗口 ；
[0062](z3)利用化学气相沉积工艺，在NMOS源漏窗口和PMOS源漏区窗口淀积金属形成源漏接触层。
[0063]具体地，步骤⑴包括:
[0064](fl)在NMOS有源区和PMOS有源区表面形成第四阻挡层；
[0065](f2)利用刻蚀工艺刻蚀第四阻挡层形成NMOS栅极窗口和PMOS栅极窗口 ；
[0066](f3)利用化学气相沉积工艺，在NMOS栅极窗口和PMOS栅极窗口淀积金属以形成NMOS栅极和PMOS栅极。
[0067]本发明实施例具有如下优点:
[0068]1.本发明PMOS利用的材料为压应变Ge材料，相对于传统Si材料空穴迀移率提高了数倍，从而提升了 CMOS器件的驱动电流与频率特性；
[0069]2.本发明NMOS利用的材料为张应变Si材