叠层，所述箭头形裸片叠层耦接到所述IC封装基板的与所述底表面相背对的顶表面，所述箭头形裸片叠层包括: 堆叠式半导体裸片的第一子组，所述堆叠式半导体裸片的第一子组具有更靠近所述IC封装基板的第一边缘的暴露表面；和 堆叠式半导体裸片的第二子组，所述堆叠式半导体裸片的第二子组具有更靠近所述IC封装基板的第二边缘的暴露表面； 其中所述多个导电触点的第一子组通信地耦接到所述堆叠式半导体裸片的第一子组的所述暴露表面，并且其中所述多个导电触点的第二子组通信地耦接到所述堆叠式半导体裸片的第二子组的所述暴露表面。2.根据权利要求1所述的堆叠式半导体封装件，还包括多个导电通路，所述多个导电通路延伸穿过所述IC封装基板，将所述多个导电触点电耦接到布置在所述IC封装基板的所述顶表面上的多个导电键合焊盘。3.根据权利要求2所述的堆叠式半导体封装件，其中: 对应于第一通信通道，所述多个导电触点的所述第一子组被布置在所述IC封装基板的所述底表面的第一侧上；并且 对应于第二通信通道，所述多个导电触点的所述第二子组被布置在所述IC封装基板的所述底表面的第二侧上。4.根据权利要求1所述的堆叠式半导体封装件，其中所述箭头形裸片叠层包括非易失性存储器裸片。5.根据权利要求1所述的堆叠式半导体封装件，还包括耦接在所述箭头形裸片叠层和所述IC封装基板的所述顶表面之间的存储器控制器裸片。6.根据权利要求5所述的堆叠式半导体封装件，其中所述存储器控制器裸片被倒装芯片键合到所述IC封装基板的所述顶表面。7.根据权利要求5所述的堆叠式半导体封装件，其中所述存储器控制器裸片被引线键合到形成在所述IC封装基板的所述顶表面上的导电键合焊盘。8.根据权利要求1所述的堆叠式半导体封装件，其中: 所述堆叠式半导体裸片的第一子组沿第一方向形成阶梯； 所述堆叠式半导体裸片的第二子组沿与所述第一方向相反的第二方向形成阶梯； 所述堆叠式半导体裸片的第二子组堆叠在所述堆叠式半导体裸片的第一子组之上；并且 所述堆叠式半导体裸片的第二子组中的每个半导体裸片相对于所述堆叠式半导体裸片的第一子组中的每个裸片旋转180°。9.根据权利要求1所述的堆叠式半导体封装件，其中所述IC封装基板包括矩栅阵列(“LGA”)、球栅阵列(“BGA”)、和针栅阵列(“PGA”)中的一者。10.一种用于制造堆叠式半导体封装件的方法，所述方法包括: 提供集成电路(“1C”)封装基板； 以箭头形叠层将存储器裸片的叠层物理地耦接到所述IC封装基板的顶表面； 将设置在所述箭头形叠层的第一一半中所述存储器裸片的暴露表面上的键合焊盘电耦接到与第一通信通道相关联的所述IC封装基板的触点；以及 将设置在所述箭头形叠层的第二一半中所述存储器裸片的暴露表面上的键合焊盘电耦接到与第二通信通道相关联的所述IC封装基板的触点。11.根据权利要求10所述的方法，还包括: 穿过所述IC封装基板形成多个导电通路，所述多个导电通路从所述IC封装基板的所述顶表面延伸到所述IC封装基板的底表面。12.根据权利要求11所述的方法，还包括形成在所述IC封装基板的所述底表面上的电触点的阵列，所述电触点的阵列利用所述多个导电通路通信地耦接到所述键合焊盘。13.根据权利要求12所述的方法，其中形成在所述IC封装基板的所述底表面的第一侧上的所述电触点的阵列的第一子组对应于所述第一通信通道，并且其中形成在所述IC封装基板的所述底表面的第二侧上的所述电触点的阵列的第二子组对应于所述第二通信通道。14.根据权利要求10所述的方法，还包括在所述IC封装基板的所述顶表面和所述存储器裸片的叠层之间耦接IC裸片。15.根据权利要求14所述的方法，其中所述耦接所述IC裸片包括将所述IC裸片倒装芯片键合到所述IC封装基板的所述顶表面。16.根据权利要求14所述的方法，其中所述耦接所述IC裸片包括将所述IC裸片引线键合到形成于所述IC封装基板的所述顶表面上的键合焊盘。17.根据权利要求10所述的方法，还包括将电磁干扰(“EMI”)屏蔽罩耦接到所述堆叠式半导体封装件。18.根据权利要求17所述的方法，还包括用电介质材料填充所述EMI屏蔽罩和所述IC封装基板之间的空间。19.一种集成电路(“1C”)封装基板，包括具有触点阵列的底表面，所述触点阵列包括多个数据I/o触点，其中: 所述多个数据I/o触点的第一子组形成布置在所述底表面的第一侧上的第一环形布局; 所述多个数据I/o触点的第二子组形成布置在所述底表面的第二侧上的第二环形布局；并且 所述第一侧和所述第二侧关于中心轴线反射对称。20.根据权利要求19所述的IC封装基板，所述触点阵列还包括多个接地(“GND”)触点，其中所述多个GND触点中的至少一个GND触点被所述多个数据I/O触点的所述第一子组和所述第二子组中的每一者的所述数据I/O触点围绕。21.根据权利要求19所述的IC封装基板，所述触点阵列还包括多个数据队列选通(“DQS”)触点，其中所述多个DQS触点中的至少一个DQS触点被所述多个数据I/O触点的所述第一子组和所述第二子组中的每一者的所述数据I/O触点围绕。22.根据权利要求19所述的IC封装基板，其中所述多个数据I/O触点的所述第一子组包括第一通信通道，并且所述多个数据I/O触点的所述第二子组包括第二通信通道。23.根据权利要求19所述的IC封装基板，所述触点阵列还包括在所述第一环形布局和所述第二环形布局之间布置在两个平行对角线轴线中的多个写使能(“WE”)触点。24.根据权利要求23所述的IC封装基板，其中所述WE触点的第一子组被布置在所述两个平行对角线轴线中邻近所述第一环形布局的第一平行对角线轴线中，并且其中所述WE触点的第二子组被布置在所述两个平行对角线轴线中邻近所述第二环形布局的第二平行对角线轴线中。25.根据权利要求24所述的IC封装基板，其中在关于位于所述中心轴线上的对称点旋转180°时，所述WE触点的所述第一子组映射到所述多个WE触点的所述第二子组的对应的WE触点上。26.一种集成电路(“1C”)封装基板，包括具有触点阵列的底表面，所述触点阵列包括多个数据I/O触点，其中: 所述多个数据I/o触点的第一子组形成布置在所述底表面的第一部分上的第一 C形布局; 所述多个数据I/o触点的第二子组形成布置在所述底表面的第二部分上的第二 C形布局；并且 所述第一部分和所述第二部分关于中心轴线反射对称。27.根据权利要求26所述的IC封装基板，所述触点阵列还包括多个接地(“GND”)触点，其中所述多个GND触点中的至少一个GND触点被所述多个数据I/O触点的所述第一子组和所述第二子组中的每一者的所述数据I/O触点围绕。28.根据权利要求26所述的IC封装基板，所述触点阵列还包括多个数据队列选通(“DQS”)触点，其中所述多个DQS触点中的至少一个DQS触点被所述多个数据I/O触点的所述第一子组和所述第二子组中的每一者的所述数据I/O触点围绕。29.根据权利要求26所述的IC封装基板，其中所述多个数据I/O触点的所述第一子组包括第一通信通道，并且所述多个数据I/O触点的所述第二子组包括第二通信通道。30.根据权利要求29所述的IC封装件，所述触点阵列还包括多个芯片使能(“CE”)触点，其中所述多个CE触点的第一子组与所述多个CE触点的第二子组关于所述对称轴线反射对称。31.根据权利要求30所述的IC封装件，其中所述CE触点的所述第一子组使第一组存储器裸片能够进行以下中的至少一者:经由所述第一通信通道发送信号和接收信号，并且其中所述CE触点的所述第二子组使第二组存储器裸片能够进行以下中的至少一者:经由所述第二通信通道发送信号和接收信号。32.根据权利要求26所述的IC封装件，所述触点阵列还包括在所述触点阵列的边缘处布置在平行轴线中的多个供电电压(“Vcc”)触点和GND触点，其中所述第一 C形布局和所述第二 C形布局在所述平行轴线之间居中。
【专利摘要】本公开提供了用于堆叠式半导体存储器封装件的系统和方法。每个封装件可包括能够通过两个通道将数据传输到堆叠在封装件内的存储器裸片的集成电路(“IC”)封装基板。每个通道可位于IC封装基板的一侧上，并且来自每个通道的信号可从其相应侧引导到存储器裸片。
【IPC分类】H01L23/498, H01L25/18, H01L25/065, G11C5/00
【公开号】CN105074918
【申请号】CN201380074494
【发明人】A·费, E·R·博约, 杨志平, 吴忠华
【申请人】苹果公司
【公开日】2015年11月18日
【申请日】2013年12月19日
【公告号】US9087846, US20140264906, US20150325560, WO2014163687A1