处于适合执行诸如例如BCD模块107 (参见图1)的任何后续制造步骤的条件中。
[0135]图26的下部部分示出修改模块104(或模块104的修改)，以便重新使用所述模块104用于去耦合沟槽的并行同时创建。
[0136]在本发明的至少一些实施示例所基于的SPT9P B⑶FEOL工艺中可用下面的工艺模块或工艺组:
[0137]SPT9标准沟槽(例如在之前的描述和对应附图中的沟槽454)通常具有例如3 μπι的沟槽宽度CD和例如20 μ m的深度。标准沟槽通过氧化物隔离、在中心填充有多晶硅并且由STI氧化物覆盖。
[0138]该标准沟槽模块可以被重新使用用于根据不同方案来形成去耦合沟槽，其中的四个方案列出如下:
[0139]a)源自沟槽模块(借助于从3 μ m到1.7 μ m……1.1 μ m的CD减小):MEMS沟槽(即，机械去耦合沟槽)。MEMS沟槽例如为7 μ m……12 μ m深。侧壁通过TEOS氧化硅被隔离。MEMS沟槽是未填充的(无多晶硅)，因为在氧化物填充工艺期间沟槽在顶部边缘处被闭合并且因此完全地或至少充分地防止后续的多晶硅填充工艺。MEMS沟槽被覆盖有STI氧化物；以此方式形成被覆盖的内部中空沟槽。
[0140]b)在压力传感器模块中的SPT9标准沟槽(多晶硅刻蚀或单边氧化物刻蚀(优选的)；二者都是湿法刻蚀工艺)的部分清除或未填充。与传感器闭合一起完成闭合。方案b)在图27中被以框图形式示意性图示。在图27中图示了关于传感器模块中的变化以打开(“钻蚀”)标准沟槽的细节。工艺记录(“P0R”)包括传感器模块。为了使工艺记录适用于所提出的去耦合沟槽的创建，添加附加步骤，即打开标准沟槽。以此方式，创建具有垂直空隙的标准沟槽。
[0141]c)在传感器释放刻蚀之后的SPT9标准沟槽(多晶硅刻蚀或单边氧化物刻蚀(优选的)；二者都是湿法刻蚀工艺)的部分清除或未填充；利用传感器释放钝化的钝化。该方案仅在压力传感器释放模块之后执行。图28以框图形式示意性地图示方案c)和传感器释放模块的改变以打开(“钻蚀”)标准沟槽的细节。工艺记录包括标准传感器释放模块。根据方案c)，在标准传感器释放模块之后执行附加步骤。附加步骤包括对标准沟槽的打开使得创建具有垂直空隙的标准沟槽。
[0142]d)在传感器释放刻蚀之后对MEMS沟槽的打开；利用传感器释放钝化的钝化。图29以框图形式示意性图示了方案d)。附加步骤是打开MEMS沟槽(“第一沟槽”或去耦合沟槽)。作为结果，打开了具有预先存在的垂直空隙的MEMS沟槽。使STI/TE0S密封向上开放以到达预先存在的空隙。
[0143]因而，可以获得一个去耦合沟槽或连续去耦合沟槽在衬底中的创建。对于方案a)，基本不出现附加制造成本。对于方案b)、c)和d)，通常不引起附加制造成本或仅引起少量附加制造成本。
[0144]在本发明的至少一些实施示例所基于的压力传感器释放制造模块中可用下列工艺模块或工艺组，特别是通过整个BEOL的利用传感器多晶硅上的刻蚀停止的传感器释放刻蚀，以及从刻蚀暴露的结构的侧壁和底部的后续钝化(氮化物20 μ m……200 μ m)。
[0145]作为结果，使得在基本无额外成本的情况下在BEOL中创建钝化的去耦合沟槽成为可能。关于BEOL层的膜应力，可以获得特别是在参考单元(在其薄层上具有BEOL膜堆叠)处的去耦合，但也可以获得在传感器单元(其中BEOL膜堆叠留在传感器边缘上)处的去耦合。
[0146]除了上述B⑶/传感器有关模块之外，下列用于应力去耦合的附加模块也是可用的，尤其是在整个传感器区域之下的EPI沉积(7 μπι厚度)之前对威尼斯薄层的创建。
[0147]因而，在使用附加威尼斯模块的B⑶处理之前对水平衬底去耦合薄层的创建是可能的(可能出现额外成本)。
[0148]上述方案a)_d)可以被进一步组合如下:
[0149]方案a)和b)也可以与BEOL去耦合沟槽组合(对准或稍微偏移)。以此方式，在衬底和BEOL之间将保持桥接(STI和钝化)。
[0150]方案c)和d)实际上表示衬底和BEOL沟槽的组合。在这些情况下，在BEOL与衬底之间没有保持桥接。这可能在技术上稍微更强大些，特别是钝化。注意，方案c)已经对应于FEOL (衬底)和BEOL沟槽的组合，因为在这一变体中，SPT9标准沟槽排空(清除或未填充)仅发生在BEOL传感器释放开口(=压力传感器释放模块)之后。因此，默认地存在连续的FE0L+BE0L沟槽，并且无论如何必需将沟槽打开。
[0151]所有方案a)至d)以及具有BEOL沟槽的a)和b)可以与威尼斯薄层组合。通常，必需在侧部处保持悬置点。所有方案可以单独被使用，即无需组合。
[0152]尽管已经在装置的上下文中描述了一些方面，但应清楚的是，这些方面也表示对应方法的描述，其中模块或器件对应于方法步骤或方法步骤的特征。类似地，在方法步骤的上下文中描述的方面也表示对应装置的对应模块或项或特征的描述。方法步骤中的一些或全部可以通过(或使用)硬件装置来执行，硬件装置例如像微处理器、可编程计算机或电子电路。在一些实施例中，可以通过这样的装置来执行最重要的方法步骤中的某个或某多个。
[0153]上述实施例仅用于说明本发明的原理。应理解到，这里描述的布置和细节的修改和变体对于本领域技术人员将是显而易见的。因此其旨在仅通过随附专利权利要求的范围进行限制，而并不由通过这里的实施例的描述和说明的方式呈现的特定细节限制。
【主权项】
1.一种方法，包括: 在半完成的半导体器件中并行地刻蚀第一沟槽和第二沟槽，其中所述第一沟槽为最终半导体器件的第一区域和其第二区域之间的机械去耦合沟槽；以及并行地钝化所述第一沟槽的侧壁和所述第二沟槽的侧壁。2.根据权利要求1所述的方法，其中并行地刻蚀和并行地钝化的动作在前端工艺线工艺或后端工艺线工艺期间执行，其中在所述前端工艺线工艺的情况下，在所述半完成的半导体器件的前端工艺线部分中形成所述第一沟槽和所述第二沟槽，并且在所述后端工艺线工艺的情况下，在所述半完成的半导体器件的后端工艺线部分中形成所述第一沟槽和所述第二沟槽。3.根据权利要求2所述的方法，进一步包括: 在所述半完成的半导体器件中刻蚀第三沟槽，其中所述第三沟槽为在所述后端工艺线部分中的所述半完成的半导体器件的所述第一区域和所述第二区域之间的另一机械去耦合沟槽，并且其中所述第一沟槽和所述第二沟槽形成在所述前端工艺线部分中。4.根据权利要求3所述的方法，其中所述第一沟槽和所述第三沟槽在与所述半完成的半导体器件的主表面垂直的方向上彼此对准。5.根据权利要求4所述的方法，其中刻蚀所述第三沟槽包括重新打开所述第一沟槽，并且其中所述方法进一步包括: 并行地钝化所述第一沟槽的侧壁和所述第三沟槽的侧壁。6.根据权利要求1所述的方法，其中使所述第一沟槽的侧壁钝化或绝缘引起所述第一沟槽在所述第一沟槽的表面近端处被闭合，并且因而引起在所述第一沟槽内形成空隙或空条，而当使所述侧壁钝化或绝缘时所述第二沟槽未被闭合。7.根据权利要求6所述的方法，进一步包括: 在后端工艺线工艺期间，执行所述半完成的半导体器件的结构的释放刻蚀； 在所述释放刻蚀期间重新打开所述第一沟槽。8.根据权利要求1所述的方法，其中所述第二沟槽比所述第一沟槽更宽。9.根据权利要求1所述的方法，进一步包括: 执行威尼斯工艺，以在所述第一区域下方形成空腔，从而在与所述半完成的半导体器件的主表面垂直的方向上提供所述第一区域的机械去耦合，所述空腔在所述半完成的半导体器件内的一定深度处与所述主表面基本平行地延伸。10.根据权利要求1所述的方法，其中在所述半完成的半导体器件的前端工艺线部分中形成所述第一沟槽和所述第二沟槽，并且所述方法进一步包括: 在使所述第一沟槽的侧壁钝化或绝缘之后，利用填充材料填充至少所述第一沟槽；以及 通过刻蚀所述填充材料、所述第一沟槽的侧壁的钝化材料以及所述第一沟槽的侧壁的绝缘材料中的至少一个，来至少部分地清除所述第一沟槽。11.一种方法，包括: 在衬底布置中并行地刻蚀第一沟槽和第二沟槽，所述第二沟槽具有比所述第一沟槽更大的宽度； 在所述第一沟槽的侧壁以及所述第二沟槽的侧壁处沉积第一材料，其中在所述沉积期间所述材料在所述第一沟槽的开口附近局部地生长在一起，因而使所述第一沟槽闭合并且在所述第一沟槽内留下空隙或空条，而由于所述第二沟槽的更大宽度，在所述材料的沉积期间所述第二沟槽未被闭合； 利用第二材料填充所述第二沟槽，而不填充所述第一沟槽，因为所述第一沟槽之前已通过所述第一材料被闭合。12.一种半导体器件，包括: 第一沟槽，被配置用于提供在所述半导体器件的第一区域和第二区域之间的机械去耦合； 第二沟槽； 侧壁涂层，在所述第一沟槽和所述第二沟槽的侧壁处，其中在所述第一沟槽的侧壁处和在所述第二沟槽的侧壁处的所述侧壁涂层具有相同材料。13.根据权利要求12所述的半导体器件，其中所述第一沟槽和所述第二沟槽都形成在所述半导体器件的前端工艺线部分中或都形成在所述半导体器件的后端工艺线部分中。14.根据权利要求13所述的半导体器件，进一步包括: 在所述半导体器件中的第三沟槽；以及 其中所述第三沟槽是在所述后端工艺线部分中的所述半导体器件的所述第一区域和所述第二区域之间的另一机械去耦合沟槽，并且其中所述第一沟槽和所述第二沟槽形成在所述前端工艺线部分中。15.根据权利要求14所述的半导体器件，其中所述第一沟槽和所述第二沟槽在与所述半导体器件的主表面垂直的方向上彼此对准。16.根据权利要求15所述的半导体器件，其中所述第一沟槽和所述第三沟槽彼此连接，并且其中所述第一沟槽的侧壁涂层与所述第三沟槽的侧壁涂层邻接。17.根据权利要求12所述的半导体器件，其中所述第一沟槽的侧壁涂层在所述第一沟槽的开口附近转变成沟槽闭合结构，所述第一沟槽因而围成空隙或空条。18.根据权利要求12所述的半导体器件，其中所述第二沟槽比所述第一沟槽更宽。19.根据权利要求12所述的半导体器件，进一步包括: 威尼斯工艺空腔，在所述第一区域下方，以在与所述半完成的半导体器件的主表面垂直的方向上提供所述第一区域的机械去耦合，所述空腔在所述半完成的半导体器件内的一定深度处与所述主表面基本平行地延伸。20.一种半导体器件，包括: 前端工艺线部分； 后端工艺线部分； 前端工艺线沟槽，被形成在所述前端工艺线部分中，并且被配置用于将所述半导体器件的第一区域与所述半导体器件的第二区域机械去耦合； 后端工艺线沟槽，被形成在所述后端工艺线部分中，并且被配置用于将所述第一区域与所述第二区域机械去耦合，其中所述后端工艺线沟槽相对于所述前端工艺线沟槽在横向上偏移，使得所述前端工艺线沟槽的占用区域不与所述后端工艺线沟槽的占用区域重叠。
【专利摘要】本公开涉及半导体器件中的机械应力去耦合。根据半导体器件制造中的方法，在半完成的半导体器件中并行地刻蚀第一沟槽和第二沟槽。第一沟槽为最终半导体器件的第一区域和其第二区域之间的机械去耦合沟槽。该方法进一步包括并行地对第一沟槽的侧壁和第二沟槽的侧壁进行钝化或绝缘。相关的半导体器件包括被配置用于提供在半导体器件的第一区域和第二区域之间的机械去耦合的第一沟槽。该半导体器件进一步包括第二沟槽以及在第一沟槽的侧壁处和在第二沟槽的侧壁处的侧壁涂层。在第一沟槽的侧壁处和在第二沟槽的侧壁处的侧壁涂层具有相同材料。
【IPC分类】H01L21/8238, H01L21/8222, H01L27/102, H01L21/8232, H01L21/8249, H01L27/105
【公开号】CN105097809
【申请号】CN201510243718
【发明人】S·比塞尔特, D·迈因霍尔德
【申请人】英飞凌科技股份有限公司
【公开日】2015年11月25日
【申请日】2015年5月13日
【公告号】DE102015208689A1, US20150332956