一种存储器高压防耦合高压泄放电路的制作方法

本专利涉及存储硬件领域，具体涉及一种存储器高压防耦合高压泄放电路。

背景技术：

在非挥发存储器电路中，通过高压信号对存储器中的存储单元进行读写操作。当读写电路对某个存储单元读写时，不应该影响临近电路的读写状态，造成误操作而影响数据的正确性和可靠性。传统的非挥发存储器由于单元面积大，相邻的间距大，电压信号耦合并不严重，一般并不采取防耦合措施。然而随着存储单元的面积尺寸越来越小，单元之间的排列愈来愈紧凑，高压控制信号对临近单元的信号耦合愈来愈严重，对单元的误读写操作时常发生，不得不引起我们的重视。为了防止这种现象的出现，必须采取有效措施，在存储单元及其附属电路中增加防高压耦合电路，保证高压信号不会耦合或串扰到临近的存储单元中。

技术实现要素：

本专利的目的在于克服现有技术中存在的上述问题，提供一种存储器高压防耦合高压泄放电路，防止在高密度非挥发存储器中，因相邻存储单元间的高电压耦合而造成数据的误写操作。

为实现上述技术目的，达到上述技术效果，本专利是通过以下技术方案实现：

一种存储器高压防耦合高压泄放电路，包括相邻的非挥发存储器单元第一存储单元、第二存储单元、节点a以及节点b，所述节点a和节点b之间设有寄生电容cg，所述节点a和节点b之间串联有附属电路，所述附属电路包括电阻串、电压比较器以及nmos开关管，附属电路设有的电阻串分压给电压比较器，所述电压比较器控制nmos开关管通断，节点b瞬间拉低到低电平，能够削弱cg耦合的高电压，保护了右边存储单元不会被误写入。

进一步地，所述电压比较器输入端分别连接电阻串节点和参考电压端，形成电压比较电路，所述电压比较器的输出端和nmos开关管的栅极相连起到控制nmos开关管的源极与漏极的通断，所述nmos开关管的源极与漏极分别与地线和节点b相连。

进一步地，所述电阻串设有串联的第一电阻、第二电阻以及第三电阻，所述第三电阻为可调节电阻且接地，所述第三电阻与第二电阻连接端与电压比较器负端连接，所述电压比较器的正端和参考源相连形成开环电压比较器电路。

进一步地，所述第一电阻、第二电阻以及第三电阻为阱电阻。

进一步地，所述nmos管的宽长比大于十比一。

本专利的收益效果是：

本专利针对存储单元读写过程中因高压耦合而可能引起的相邻存储单元误操作的现象，采取必要的高压防耦合高压泄放措施，设计相应电路，达到防止临近存储单元误写入的目的。

附图说明

为了更清楚地说明本专利实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明所述第一存储单元和第二存储单元的示意图；

图2为本发明所述附属电路的结构示意图；

图3为无耦合泄放电路波形图；

图4为耦合泄放电路波形图。

具体实施方式

下面将结合本专利实施例中的附图，对本专利实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利一部分实施例，而不是全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。

如图1-4所示，本专利为一种存储器高压防耦合高压泄放电路，包括相邻的非挥发存储器单元第一存储单元、第二存储单元、节点a以及节点b，所述节点a和节点b之间设有寄生电容cg，节点a和节点b之间串联有附属电路，附属电路包括电阻串、电压比较器以及nmos开关管，附属电路设有的电阻串分压给电压比较器，电压比较器控制nmos开关管通断，节点b瞬间拉低到低电平，能够削弱cg耦合的高电压，保护了右边存储单元不会被误写入。

其中，电压比较器输入端分别连接电阻串节点和参考电压端，形成电压比较电路，电压比较器的输出端和nmos开关管的栅极相连起到控制nmos开关管的源极与漏极的通断，nmos开关管的源极与漏极分别与地线和节点b相连。

其中，电阻串设有串联的第一电阻（r1）、第二电阻（r2）以及第三电阻（r3），第三电阻为可调节电阻且接地，第三电阻与第二电阻连接端与电压比较器负端连接，电压比较器的正端和参考源相连形成开环电压比较器电路。

其中，第一电阻、第二电阻以及第三电阻为阱电阻。

其中，nmos管的宽长比大于十比一。

本实施例的一个具体应用为：

如图2所述电路中，第一电阻、第二电阻以及第三电阻均采用阱电阻，其方块电阻为5ksiements/sq，第一电阻和第二电阻为100k，第三电阻为20k，参考电压vref=1.1v，nmos开关管n1的宽长比可以选择为6um/0.6um。当第一存储单元未进行读写时，节点a的电压较低，vin更低，此时vref>vin，nmos开关管截止；当对第一存储单元进行读写时，hv电压可高达15v以上，通过第一电阻、第二电阻以及第三电阻分压，第二电阻和第三电阻之间电压vin可达到1.5v，vin>vref,电压比较器cmp输出高电平，nmos开关管导通，节点b信号被拉低。之后即使节点a多次被拉高，节点b的电压仍然处于低电位。

当两个存储单元都没有写操作时，ga和gb都是低电平，存储单元不工作。当左边存储单元需要写入数据（右边存储单元无操作）时，nmos管ga的栅极电平变高，该mos管导通，hv高压通过该mos管传输到节点a，节点a的电压从低到高迅速上升，形成a点电压的突变。由于两个存储器单元非常相近，其寄生电容cg不可忽视，根据电磁学原理，电容两端的电压差不能短期突变，因此节点a的电压突变必然导致节点b的电压跟随变化，因此节点b的电压也瞬间上升到近似hv的电压，造成右边存储单元的误写入操作，给数据的稳定和可靠性带来问题。详细波形见图3所示。

为了防止以上现象的发生，设计了高压防耦合高压泄放电路见图2。该电路的功能是：当两个存储单元都没有写操作时，节点a的电压为低，通过电阻网络分压后，第二电阻和第三电阻连接点in（即比较器的正端p）电压为低，低于参考电压vref，比较器输出为低，开关nmos管n1处于截止状态。

见图3所示，当左边存储单元有写操作时，节点a电压瞬间升高，通过电阻网络分压，第二电阻和第三电阻连接点in（即比较器的正端p）电压变高，并高于参考电压vref值，比较器cmp输出电压翻转变高，开关nmos管n1栅极变为高电平而引起源极漏极导通，节点b瞬间拉低到低电平，因而抵消了cg耦合过来的高电压，使得节点b的电压不会拉高，从而保护了右边存储单元不会被误写入。

在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料过着特点包含于本专利的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上公开的本专利优选实施例只是用于帮助阐述本专利。优选实施例并没有详尽叙述所有的细节，也不限制该专利仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本专利的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本专利。本专利仅受权利要求书及其全部范围和等效物的限制。