多沟道晶体管的制作方法
【专利说明】多沟道晶体管
[0001]相关申请
[0002]本申请根据35U.S.C 119(e)要求于2013年1月15日提交的美国临时申请61/752647的权益。该在先申请的内容和公开通过引用的方式全部并入本文中。
技术领域
[0003]本发明的实施例涉及场效应晶体管。
【背景技术】
[0004]许多不同的产品和系统，包括雷达系统、电机控制器、不间断电源(UPS)系统和例如空调、洗衣机和电动车辆的日用消费品，需要通常由高压电源提供的相当大量的电力。各种类型的半导体场效应晶体管(FET)通常用作半导体电路中的功率开关，提供电路所需的开关功能以将电源连接到产品和系统。
[0005]FET通常包括用于将电源连接到负载的、被称为“源极”和“漏极”的端子、以及位于源极和漏极之间的被称为“栅极”的端子，该栅极用于控制电流的电阻，该电流运载FET中位于源极和漏极之间的栅极之下的“沟道”(或者可替代的“导电沟道”)。被施加到栅极上的、相对于公共地电压在FET中生成电场，该电场控制沟道电阻以导通(0N)或者关断(OFF)晶体管。在导通时，沟道电阻减小，这使得较大的“导通电流”在源极和漏极之间流动。当晶体管导通时源极和漏极之间的总电阻被称为晶体管的“导通电阻”或“RDS(_ ”。RD_取决于沟道的电阻、源极附近以及其下的FET区域的电流的电阻和漏极附近以及其下的FET区域的电阻。源极和漏极附近以及其下区域通常分别被称为“源极接入区”和“漏极接入区”。
[0006]FET开关的有益特征在于:当其关断时具有相对高的击穿电压、当其导通时源极和漏极之间具有高导通电流以及具有相对低的栅极和漏极漏泄电流。
[0007]例如，对于电动车辆、UPS或者光伏逆变器中使用的FET功率开关而言，可能有益的是，在关断时具有等于或者大于约600V(伏特)的击穿电压、栅极周边的小于约100 μ A/_(微安/毫米)的漏极漏泄电流。在导通时，有利的是，开关具有相对小的导通电阻，该导通电阻在栅极周边小于或等于约100hm/mm并且能够安全地支撑大于或等于约50A(安培)的漏极电流。
[0008]如GaN(氮化镓)和AIN(氮化铝)之类的基于氮化物的半导体材料的特征在于:分别为3.4eV(电子伏特)和6.2eV的相对大的带隙。材料的大带隙有利于提供具有相对大的击穿电压和低的反向偏置电流的半导体器件。该材料已被用于制造大功率、平面功率FET，其表现出快速的开关时间、相对大的击穿电压并且支持大的源极至漏极的电流。
[0009]具有包括窄带隙“沟道”层且毗连宽带隙“电子供应”层的氮化物半导体层结构的FET生成相对高浓度的电子，所述电子被从电子供应层提供，并且积聚在位于沟道层中在沟道层与电子供应层结面附近的窄的三角势阱中。积聚的电子形成高流动性的电子的相对薄的、片状的集中，其特征在于高饱和漂移速度，这被称为二维电子气(2DEG)。因为2DEG的几何结构和位置，2DEG中的电子通常证明具有非常低的施主杂质散射，以及因此具有相对高的电子迀移率，例如等于约1.5\107(^/8(厘米/秒)。2DEG中的电子浓度可以高达lX1013/cm2o
[0010]为了便于描述，形成了 2DEG的沟道层的部分在本文中被称作“2DEG电流沟道”。
[0011]通过产生和控制2DEG中的高迀移率的电子以用作导通电流来运行的FET晶体管被通常称为高电子迀移率晶体管或“HEMT”。包括了表征这些晶体管的不同成分的相邻层的半导体层结构被称为“异质结构”，并且不同的成分的两个相邻层之间的结面被称为“异质结”。这样，HEMT可以被替代地称为“异质结构FET” ( “HFET”)。
[0012]HEMT可以为常通或常断。在常通HEMT中，沟道和电子供应层可以与被称为“电势修改层”的第三氮化物层相关联。由电势修改层的压电和/或自发极化所产生的电场的方向与电子供应层的电场的方向相反。电势修改层的电场修改由沟道和电子供应层的极化造成的静电场产生的静电势，以实质上减少在电子的关联沟道层中的2DEG沟道，使得FET为常断。
[0013]HEMT可以包括多个2DEG电流沟道。当HEMT为导通时，产生额外的2DEG使得能够建立相对小的电阻沟道，从而使得能够为该HEMT建立相对小的Rds(_。为了便于描述，具有多个2DEG电流沟道的HEMT在本文中被称为“多沟道HEMT”。
[0014]虽然氮化物系的多沟道HEMT非常适用于功率半导体开关，但仍然需要具有更有利的功能参数(例如具有更小的Rds(_)的多沟道HEMT。
【发明内容】
[0015]本发明的实施例的一个方面涉及提供一种具有相对小的Rds0]N)的改进的FET。
[0016]根据本发明的实施例，具有由势皇分隔的多个导电沟道的多沟道FET包括至少一个导电插塞(“插塞”)，该插塞贯穿所述多个导电沟道中的至少两个并与所述多个导电沟道中的至少两个形成欧姆接触。在本发明的一些实施例中，插塞贯穿全部多个导电沟道并与其形成欧姆接触。
[0017]根据本发明的实施例，多沟道FET为具有异质结构的多沟道HEMT，其中所述多个导电沟道中的至少一个是2DEG电流沟道。
[0018]根据本发明的实施例，插塞是金属插塞。
[0019]根据本发明的实施例，由至少一个插塞所电气地耦合的多个导电沟道包括具有沟道导电性中断的区域的第一导电沟道和第二非中断导电沟道。根据本发明的实施例，至少一个插塞可以将第一中断的导电沟道的非中断部分电气地耦合至第二非中断导电沟道，以提高第一中断导电沟道的运载导通电流的能力。
[0020]在本发明的特定实施例中，沟道导电性中断的区域可以由沟槽来创建，该沟槽可选地横截断第一电流沟道的一部分。在本发明的特定实施例中，栅极位于该沟槽中。在本发明的特定实施例中，沟道导电性中断的区域包括例如由在导电沟道的附近的负偏置肖特基接触来创建的势皇。
[0021]在本发明的特定实施例中，多沟道HEMT可以包括位于源极和沟道导电性中断的区域之间的至少一个插塞和/或位于漏极和沟道导电性中断的区域之间的至少一个插塞。
[0022]根据本发明的实施例，该至少一个插塞可以包括插塞阵列。该插塞阵列的插塞可选地被均匀地彼此分隔。在本发明的特定实施例中，插塞阵列可以包括一行均匀分隔的插塞，位于与例如所述沟槽的一侧的沟道导电性中断的区域的距离实质上相等的位置。
[0023]根据本发明的实施例，异质结构可以包括具有InP(磷化铟)、AlGaAs (铝镓砷化物)、Si (硅)、SiGe (硅锗)和/或InGaAs (砷化铟镓)的半导体层。根据本发明的实施例，异质结构包括氮化物半导体层。在本发明的特定实施例中，与2DEG电流沟道相关联的沟道和电子供应层分别由GaN和InyAlzGai y ZN形成，其中0彡y〈l，0〈z〈l。
[0024]在论述中，除非另有说明外，否则用于修饰本发明实施例的特征的状况或者关系特性的、例如“实质上”和“约”的形容词，应当被理解为是指状况或特性被定义到对于用于其预定的应用的实施例的操作来说可接受的公差范围内。除非另外指出，否则本说明书和权利要求书中的单词“或”应被认为是包容性的“或”，而不是排他性的“或”，并且表示其所结合的项目的至少一个或者任意组合。
[0025]提供本
【发明内容】
部分以便以简化形式介绍在下文所述的【具体实施方式】中将进一步描述的概念的选择。本
【发明内容】
部分并不旨在标识所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。
【附图说明】
[0026]下面参照本段之后列出的附图，说明本本发明的实施例的非限制性示例。在多于一个附图中出现的相同的结构、元件或部件一般在它们所出现的所有附图中用相同的数字来标记。附图中所示的组件和特征的尺寸是为了方便和清楚地呈现而选择的，并且不一定按比例示出。
[0027]图1A和图1B分别示意性地示出根据本发明实施例的、包括插塞的多沟道HEMT的异质结构