从源极222运载到漏极224的过程中。典型地，栅极和漏极之间产生的电场比栅极和源极之间产生的电场强。当多沟道HEMT导通时由栅极226处的正电势创建的电场可以足够强大并且具有适当的方向，以帮助底2DEG电流沟道254中的电子克服分隔了两个2DEG电流沟道的势皇。因此，电子可以被从底2DEG电流沟道254传输到栅极的漏极侧附近的顶2DEG电流沟道252中，如由粗箭头260的虚线部分示意性地示出的。
[0047]作为能够提供额外的2DEG电流沟道部分以将电子从源极222运载到漏极224的结果，插塞209用于减少多沟道HEMT 200的
Rds(on) °
[0048]图2B示意性地示出了另一种多沟道HEMT 300，其与图2A所示的多沟道HEMT 200实质上相同，并且增加了布置在沟槽220和漏极224之间的异质结构210中的成行的插塞309。插塞209和309通过完整的底2DEG电流沟道254的短部分连接沟槽220两侧上的横截断的顶2DEG电流沟道252，使得横截断的顶2DEG电流沟道252与完整的底2DEG电流沟道254 —起将电子从源极222运载到漏极224，如由粗箭头360示意性地示出的。因此，作为能够提供额外的2DEG电流沟道部分以将电子从源极222运载到漏极224的结果，插塞209和309用于减少多沟道HEMT 200的RDS(0N)o
[0049]图3示出了比较电特性的曲线图，该电特性从在源极和栅极之间具有三种不同布置的异质结构、正常为关断的实验性GaN基多沟道HEMT中测量。线510、520和530分别显示从三个实验性多沟道HEMT中测量的RDS(_，作为漏极电流(Id)的函数。对应于线510的第一多沟道HEMT与图2A所示的多沟道HEMT 200实质上相同，并具有由在其中形成栅极的沟槽所横截断的顶2DEG电流沟道，完整的底2DEG电流沟道，以及电气地耦合了顶和底2DEG电流沟道的、位于栅极和源极之间的成行布置的插塞。另外，线510的多沟道HEMT的特征在于2X微米的栅极到源极长度(Lss)。对应于线520的第二多沟道HEMT实质上类似于线路510的多沟道HEMT，但没有电气地耦合顶和底2DEG电流沟道的插塞。对应于线530的第三多沟道HEMT实质上类似于线520的无插塞的多沟道HEMT，但源极和栅极之间的长度为一半(Lgs= X 微米)。
[0050]如线510、520和530所示，多沟道HEMT的1^(_与I d之间的关系一般特征在于线性阶段和指数阶段，在线性阶段中，RDS0]N)相对于14实质上保持恒定，在指数阶段中，rds(_以Id的指数方式增加并且^最大值为I dmax。
[0051]线510和520的比较表明，包括了电气地耦合横截断的顶2DEG电流沟道和完整的底2DEG电流沟道的一行插塞的作用是既缩短了 RDS(_的线性阶段，又增加了 I dmax。对应于无插塞第二多沟道HEMT的线520的线性阶段RDS(_是约150hm*mm，而对应于线510的、具有插塞的实质上相同的第一多沟道HEMT的线性阶段RDS0]N)是约12.50hm*mm。此外，对应于线520的无插塞第二多沟道HEMT的Idmax是约260mA/mm(毫安/毫米)，并且插塞的加入增加了 Idmax，正如从对应于线510的第一多沟道HEMT的Idmax为约375mA/mm中可以看出的那样。
[0052]降低Lss是增强包括多沟道HEMT在内的FET的I dmax并且降低R_N)的已知替代方法。线520和530的比较确认了减半起到在实验性多沟道HEMT中既减少R DS((]N)又增加Idmax的作用。然而，线510和530的比较表明，根据本发明实施例，插塞的加入比缩短Lss更能够有效地改善多沟道HEMT性能。与线530的缩短的L ss的第三多沟道的HEMT相比，线510的带插塞的第一多沟道HEMT具有延长的线性阶段和更高的Idmax。
[0053]在本申请的说明书和权利要求书中，每一个动词(“包括” “包含”和“具有”)以及类似的词汇用于表示该动词的对象不一定是该对象的主体的组件、元素或部分的完整列表。
[0054]通过示例的方式提供了本申请中的本发明的实施例的详细描述，然而其并不意在限制发明的范围。所述实施例包括不同的特征，并非所有这些都需要在发明的所有实施例中体现。一些实施例仅利用一些特征或特征的可能组合。本领域技术人员容易想到所描述的发明的各种实施例，以及包括了在所描述的实施例中提到的特征的不同组合的发明实施例。本发明的范围仅由权利要求限制。
【主权项】
1.一种场效应晶体管(FET)，包括: 由势皇分离的多个实质上平行的导电沟道；和 至少一个导电插塞，贯穿所述多个导电沟道中的至少两个，并且与所述多个导电沟道中的至少两个形成欧姆连接。2.根据权利要求1所述的FET，其中所述多个导电沟道中的至少一个是二维电子气(2DEG)电流沟道。3.根据权利要求1所述的FET，包括第一导电沟道，所述第一导电沟道具有沟道导电性中断的区域，其中所述至少一个插塞将所述第一导电沟道的非中断的部分电气地耦合至第二非中断的导电沟道。4.根据权利要求3所述的FET，其中由横截断所述第一导电沟道的至少一部分的沟槽创建所述沟道导电性中断的区域。5.根据权利要求4所述的FET，其中所述FET的栅极位于所述沟槽内。6.根据权利要求3所述的FET，其中所述沟道导电性中断的区域包括由负偏置肖特基接触所创建的势皇。7.根据权利要求3所述的FET，其中所述至少一个插塞位于所述源极和所述沟道导电性中断的区域之间。8.根据权利要求3所述的FET，其中所述至少一个插塞位于所述漏极和所述沟道导电性中断的区域之间。9.根据权利要求3所述的FET，包括位于所述漏极和所述沟道导电性中断的区域之间的至少一个插塞、以及位于所述源极和所述沟道导电性中断的区域之间的至少一个插塞。10.根据权利要求1所述的FET，其中所述至少一个插塞包括插塞阵列。11.根据权利要求10所述的FET，其中所述插塞阵列的插塞被彼此均匀地间隔开。12.根据权利要求11所述的FET，其中所述插塞阵列包括位于与所述沟槽的一侧的距离实质上固定的位置处的均匀地间隔开的一行插塞。13.根据权利要求2所述的FET，其中至少一个2DEG电流沟道位于窄带隙氮化物半导体层和宽带隙氮化物半导体层之间的异质结面的附近。14.根据权利要求13所述的FET，其中所述窄带隙半导体层包含氮化镓(GaN)。15.根据权利要求14所述的FET，其中所述GaN层具有约5nm或更大的厚度。16.根据权利要求13所述的FET，其中所述宽带隙半导体层包括InyAlzG&1 y ZN，其中0 ( y〈l，0〈z〈lo17.根据权利要求16所述的FET，其中所述InyAlzG&1 y ZN层具有约2nm或更大的厚度。18.根据权利要求1所述的FET，其中所述导电插塞具有介于约0.1微米至约5微米之间的宽度。19.根据权利要求1所述的FET，其中所述导电插塞具有介于约0.1微米至约10微米之间的长度。20.根据权利要求1所述的FET，其中所述导电插塞包括金属。21.根据权利要求1所述的FET，其中所述金属包括从由招、铀、钛、铜、金以及它们的合金组成的组选择的一种或多种金属。
【专利摘要】一种场效应晶体管(FET)，包括多个实质上平行的导电沟道(252，254)和至少一个导电插塞(209)，该插塞贯穿多个导电沟道中的至少两个并且与所述多个导电沟道中的至少两个形成欧姆连接。
【IPC分类】H01L21/768, H01L29/417, H01L29/423, H01L29/20, H01L29/778
【公开号】CN105247680
【申请号】CN201480013532
【发明人】格雷戈里·布宁, 塔玛拉·巴克什特
【申请人】Visic科技有限公司
【公开日】2016年1月13日
【申请日】2014年1月15日
【公告号】EP2946406A1, US20150372126, WO2014111864A1