的横截面视图和相关的能带图；
[0028]图1C示意性地示出了根据本发明实施例的、包括备选插塞的图1A的异质结构的横截面图；
[0029]图2A示出了根据本发明实施例的、在源极和具有栅极的沟槽之间具有一插塞的多沟道HEMT的示意图；
[0030]图2B示出了根据本发明实施例的、在源极和沟槽之间具有第一行插塞并且在漏极和沟槽之间具有第二行插塞的多沟道HEMT的示意图；以及
[0031]图3示出了显示了从具有插塞和不具有插塞的多沟道HEMT测量出的根据作为漏极电流(id)的函数的rds(_的曲线图。
【具体实施方式】
[0032]在以下详细描述中，在图1A-1C中示意性地示出并且参照这些附图论述了根据本发明实施例的、具有导电插塞的多沟道HEMT异质结构。在图2A-2B中示意性示出并且参照这些附图论述了在形成于异质结构中的沟槽的单侧或者双侧上具有成行的插塞的示例性多沟道HEMT。在图3中示出并且参照该图论述了根据本发明实施例的、从具有插塞的多沟道HEMT测量出的作为漏极电流(Id)的函数的R DS_的线图。
[0033]图1A示意性地示出了多沟道HEMT的GaN基异质结构100的示例的横截面图，该多沟道HEMT具有用于在源极(未示出)和漏极(未示出)之间引导导通电流的、用虚线107和108示意性地表示的多个2DEG电流沟道。根据本发明实施例，异质结构100包括至少一个插塞109，该插塞贯穿并且电气地耦合顶2DEG电流沟道107与底2DEG电流沟道108。
[0034]异质结构100包括底衬底层106，在底衬底层106上外延地形成重叠层，优选地通过金属有机化学气相沉积(M0CVD)生长工艺或分子束外延(MBE)生长工艺来形成所述重叠层。衬底层106可以包括娃、A1203 (蓝宝石)、A1N或者如图1A中所示的，诸如4H_SiC、6H-S1C 或 3C_SiC 的 SiC (silicon carbide (碳化石圭)、carborundum(碳化石圭))。
[0035]顶2DEG电流沟道层107可以形成在与InyAlzGai y ZN电子供应层102 (其中0彡y〈l，0〈z〈l)的结面(interface)处的GaN沟道层103中。底2DEG电流沟道108可以形成在与InyAlzGai y ZN电子供应层104(其中0彡y〈l，0〈z〈l)的结面处的GaN沟道层105中。InyAlzGai y ZN电子供应层104位于GaN沟道层103和105之间，并可以创建阻碍2DEG电流沟道107和108之间的电子隧穿的势皇。然而，根据在2DEG电流沟道107和108中的电子的速度和迀移率以及局部分布电场，电子可以穿过势皇并且在2DEG电流沟道之间传输。GaN沟道层可选地具有约5nm(纳米)或者以上的厚度。该InyAlzGai y ZN电子供应层可选地具有约2nm或以上的厚度。
[0036]在本发明的特定实施例中，异质结构100还可以包括覆盖层101，该覆盖层可以包括GaN。根据需要并且如本领域中公知的那样，异质结构100可以在上述指定层之上、之下或者之间包括其它层，例如但不限于缓冲层、隔离层和改势层。
[0037]图1B示出在插塞109附近的异质结构100的能带隙图。与图1A中所示的半导体层相对应的图中的区域用与其在图1A中所标记的数字相同的数字标记。图中的水平虚线指示层之间的异质结。沿着图的纵坐标示出势能并且线101表示带形图的费米(Fermi)能级。图中的线111描绘了与图相关联的异质结构100的区域的导带(conduct1n band)的边缘。
[0038]当具有异质结构100的多沟道HEMT导通时，导带被降低(在图上向左移动)以使势阱117和118至少部分地低于费米能级101。因此，势阱117和118分别被至少部分地填充了电子，所述电子将2DEG聚集在2DEG电流沟道107和108中(如图1A中所示)。
[0039]返回参考图1A。根据本发明实施例，插塞109可以形成在从异质结构100中蚀刻的、贯穿2DEG电流沟道107和108的凹部中。根据本发明实施例，插塞109与2DEG电流层107和108之间的接触可以是欧姆接触。插塞109可选地可以实质上形成为圆柱体、棱柱或平截头体(frustrums)。沿着异质结构的表面，插塞可以可选地实质上形成为圆形、椭圆形、正方形、长方形或条形。插塞109的一侧的宽度或者直径(在图1A中用字母“W”示意性表示)可选地介于约0.1微米至约5微米之间。插塞109的长度(在图1A中由字母“L”示意性表示)可选地介于约0.1微米至约10微米之间。插塞109可选地包括金属，其可以可选地包括铝、钛、铜、金或它们的合金中的一种或多种。
[0040]现在参考图1C，图1C示出了根据本发明实施例的、具有替选插塞120的、GaN基异质结构100的横截面视图。插塞120实质上类似于插塞109，并且还包括覆盖了异质结构100的顶部的顶延伸122。顶延伸122的加入用于减少异质结构100的半导体层和插塞120之间的接触电阻。
[0041]在半导体异质结构中形成金属插塞的方法是公知的现有技术。该插塞可以通过以下方法来制备:首先使用例如但不限于湿蚀刻或等离子蚀刻的已知的半导体制造方法，在异质结构的期望位置处创建期望宽度和深度的凹部，然后形成金属的图案化层以便于凹部被金属填充，由此形成插塞。金属可选地位于自对准的凹槽中。可选地，插塞的金属覆盖了凹部的整个内表面。在金属(如上述指定的金属种类)和半导体材料(包括氮化物半导体如GaN)之间的欧姆接触的制备方法是公知的现有技术。
[0042]通过下述方法，可以在具有根据本发明实施例的插塞的多沟道HEMT中电气地耦合2DEG电流沟道降低多沟道HEMT的RDS_:例如，如果多个2DEG电流沟道中的一个沟道包含中断阻止了中断的2DEG电流沟道有效地传导导通电流的话，则为导通电流提供替代电流路径。可选地，该中断可以是物理中断，例如横切断2DEG电流沟道的异质结构中的沟槽。可选地，该中断可以是功能性的中断，例如2DEG电流沟道具有沟道导电性中断的区域。沟道导电性中断可能是由于例如通过异质结构上的负偏置肖特基接触(negative-biasedSchottky contact)而创建的势皇。
[0043]图2A示意性地示出了根据本发明实施例的、包括形成在异质结构210的部分212中的沟槽220、以及一行插塞209的多沟道HEMT 200，部分212具有顶2DEG电流沟道252和底2DEG电流沟道254。沟槽220横截断顶2DEG电流沟道252并且从而干涉或消除顶2DEG电流沟道252在源极222和漏极224之间运载导通电流的能力。参与了通过2DEG电流沟道252和254在源极222和漏极224之间导通电流的电子的流动由粗箭头260示意性地表示。栅极226可以可选地形成于沟槽220中。
[0044]异质结构210实质上类似于参照图1A所描述的异质结构100，具有由GaN沟道层(未示出)和InyAlzGai y ZN电子源层(其中0彡y〈l，0〈z〈l)(未示出)之间的异质结所形成的顶2DEG电流沟道252和底2DEG电流沟道254。多沟道HEMT 200还可以包括位于异质结构210之上的SiNxS钝化层234和介电层230。
[0045]根据本发明实施例，插塞209位于可选地实质上均匀地彼此间隔开的行中，并且以距离沟槽220 —侧实质上相同的距离被布置在源极222和沟槽220之间。每个插塞209实质上类似于参照图1A所描述的插塞109。每个插塞209贯穿顶2DEG电流沟道252和完整的底2DEG电流沟道254并且与横截断的顶2DEG电流沟道252和完整的底2DEG电流沟道254形成欧姆接触，使得沟道被电气地耦合。因此，如由粗箭头260示意性地指出的，从被插塞209贯穿的顶2DEG电流沟道252的一部分输出的电子可以被相对自由地运载到完整的底2DEG电流沟道254。
[0046]在一定条件下，位于沟槽220和漏极224之间的横截断的顶2DEG电流沟道252的部分也可以参与到将电子