形成隔离层的方法
【技术领域】
[0001]本发明涉及形成隔离层的方法。
【背景技术】
[0002]诸如垂直全环栅晶体管的垂直半导体器件是半导体工业中的新兴研究领域。然而，垂直半导体器件的低图案密度可以弱化在其中的层间电介质(或隔离层)的厚度均匀性控制。因此，需要改进以上缺陷。
【发明内容】
[0003]为了解决现有技术中的问题，本发明提供了 1.一种形成隔离层的方法，包括:提供衬底；在所述衬底上方提供具有第一层的垂直结构；在所述第一层上方提供第一层间电介质；对所述第一层间电介质实施CMP ;以及回蚀刻所述第一层间电介质和所述第一层以形成与所述垂直结构的源极对应的所述隔离层。
[0004]在上述方法中，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括:在所述衬底上方提供具有作为蚀刻停止层的由SiN制成的所述第一层的所述垂直结构。
[0005]在上述方法中，还包括使所述CMP停止于所述第一层。
[0006]在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处。
[0007]在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；其中，回蚀刻所述第一层间电介质和所述第一层以形成与所述垂直结构的所述源极对应的所述隔离层还包括:通过使用湿蚀刻或等离子体蚀刻回蚀刻所述第一层间电介质和所述第一层。
[0008]在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；还包括:通过使用气体团簇离子束回蚀刻所述第一层间电介质和所述第一层。
[0009]在上述方法中，还包括:在所述第一层间电介质上方提供第二层；在所述第二层上方提供第二层间电介质；对所述第一层间电介质、所述第二层和所述第二层间电介质实施CMP ；以及使所述CMP停止于所述第二层的下部。
[0010]根据本发明的另一个方面，提供了一种形成隔离层的方法，包括:提供具有底部层间电介质的衬底；在所述衬底上方提供具有第一层的垂直结构；在所述第一层和所述底部层间电介质上方提供第一层间电介质；对所述第一层间电介质实施CMP ;以及回蚀刻所述第一层间电介质以形成与所述垂直结构的沟道对应的所述隔离层。
[0011 ] 在上述方法中，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括:在所述衬底上方提供具有作为蚀刻停止层的由金属栅极制成的所述第一层的所述垂直结构。
[0012]在上述方法中，还包括使所述CMP停止于所述第一层。
[0013]在上述方法中，还包括使所述CMP停止于所述第一层；还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处。
[0014]在上述方法中，还包括使所述CMP停止于所述第一层；还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；其中，回蚀刻所述第一层间电介质以形成与所述垂直结构的所述沟道对应的所述隔离层还包括:通过使用湿蚀刻或等离子体蚀刻回蚀刻所述第一层间电介质。
[0015]在上述方法中，还包括使所述CMP停止于所述第一层；还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；还包括:通过使用气体团簇离子束回蚀刻所述第一层间电介质和所述第一层。
[0016]在上述方法中，还包括:在所述第一层间电介质上方提供第二层；在所述第二层上方提供第二层间电介质；对所述第一层间电介质、所述第二层和所述第二层间电介质实施CMP ；以及使所述CMP停止于所述第二层的下部。
[0017]根据本发明的又一个方面，提供了一种形成隔离层的方法，包括:提供具有中间层间电介质的衬底；在所述衬底上方提供具有第一层的垂直结构；在所述第一层和所述中间层间电介质上方提供第一层间电介质；对所述第一层间电介质实施CMP ;以及回蚀刻所述第一层间电介质以形成与所述垂直结构的漏极对应的所述隔离层。
[0018]在上述方法中，其中，在所述衬底上方提供具有所述第一层的所述垂直结构还包括:在所述衬底上方提供具有作为蚀刻停止层的由硅化物制成的所述第一层的所述垂直结构。
[0019]在上述方法中，还包括使所述CMP停止于所述第一层。
[0020]在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处。
[0021]在上述方法中，还包括使所述CMP停止于所述垂直结构之上的所述第一层间电介质的预定厚度处；还包括:通过使用气体团簇离子束回蚀刻所述第一层间电介质。
[0022]在上述方法中，还包括:在所述第一层间电介质上方提供第二层；在所述第二层上方提供第二层间电介质；对所述第一层间电介质、所述第二层和所述第二层间电介质实施CMP ；以及使所述CMP停止于所述第二层的下部。
【附图说明】
[0023]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0024]图1至图11是根据一些实施例示出了示例性半导体器件的截面图。
[0025]图12至图20是根据一些实施例示出了另一示例性半导体器件的截面图。
[0026]图21至图27是根据一些实施例示出了另一示例性半导体器件的截面图。
[0027]图28是根据一些实施例的用于形成垂直结构的方法的流程图。
[0028]图29是根据一些实施例的用于形成垂直结构的方法的流程图。
[0029]图30是根据一些实施例的用于形成垂直结构的方法的流程图。
【具体实施方式】
[0030]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0031]而且，为了便于描述，在此可以使用诸如“在...下方”、“在...下面”、“下”、
“在...之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
[0032]本发明描述了形成隔离层的方法。本发明提供了用于隔离层的至少四种类型的制造方案。
[0033]第一种包括:在具有第一层的垂直结构上方沉积层间电介质；对第一层间电介质实施化学机械抛光(CMP)，使CMP停止于第一层；以及回蚀刻第一层间电介质和第一层。第二种包括:在具有第一层的垂直结构上方沉积层间电介质；对第一层间电介质实施CMP，使CMP停止于第一层间电介质的预定高度；以及回蚀刻第一层间电介质和第一层。
[0034]第三种包括:在具有第一层的垂直结构上方沉积层间电介质；在第一层间电介质上方提供第二层；在第二层上方提供第二层间电介质；对第一层间电介质、第二层和第二层间电介质实施CMP ;使CMP停止于第二层的下部；以及回蚀刻第一层间电介质和第一层。第三方法可以利用ONO(氧化物/氮化物/氧化物层)的三层夹层结构以形成第一层间电介质、第二层和第二层间电介质。例如，第一层间电介质可以由可流动氧化物形成；例如，第二层可以由SiN、S1N、SiC、SiCN、SiCO或SiCON形成；并且例如，第二层间电介质可以由等离子体增强氧化物(PE氧化物)形成。第二层可以具有约5埃至300埃的厚度。第二层间电介质可以具有约100埃至3000埃的厚度。
[0035]第四种包括:在具有第一层的垂直结构上方沉积层间电介质；对第一层间电介质实施CMP并且使CMP停止于第一层间电介质的预定高度；通过使用气体团簇离子束(gascluster 1n beam)回蚀刻第一层间电介质和第一层；对第一层间电介质实施湿清洗工艺；以及通过使用等离子体蚀刻或湿蚀刻来回蚀刻第一层间电介质和第一层。诸如NF3、SiF4,CHF3和CF4的气体可以用于气体团簇离子束。可选择后湿清洗以在使用气体团簇离子束的工艺之后减少产生的缺陷。
[0036]上述提