一种半导体芯片及其制作方法
【技术领域】
[0001] 本发明涉及半导体技术领域，尤其涉及一种半导体芯片及其制作方法。
【背景技术】
[0002] 可动离子电荷是广泛存在于半导体芯片中的一种杂质污染，半导体芯片的制造过 程中会不可避免地混入一些可动离子。其主要成分为碱金属离子，如钢（化）离子和钟化） 离子等，送种杂质可W在Si02薄膜中自由移动。可动离子在电场、机械应力、温度的作用下 在氧化层中移动，从而引发半导体器件参数漂移，如晶体管的阔值电压，高压器件的击穿电 压等的电压漂移。而当可动离子电荷的污染使半导体器件参数缓慢退化，最终导致电路参 数超过其限定值时，将可能导致半导体器件损毁失效。在半导体制造中，在形成顶层金属层 后，为了防止该金属层被水汽、可动离子电荷等污染，通常在顶层金属层形成后会在表面形 成一层纯化层（passivation),例如氮化娃（SiN)薄膜层或二氧化娃（Si02)薄膜层。通常 SiN薄膜层的硬度较大，产生的应力也较大，但它阻止外界水汽和杂质污染的效果较好。而 Si02薄膜层的硬度较小，产生的应力也相对较小，但它阻止外界水汽和杂质污染的效果不 如SiN薄膜层。
[0003] 如图1所示，现有技术在半导体衬底10上完成所有前段工艺的器件制造，生成器 件层11，前段工艺的器件制造与目前半导体制造器件层的工艺相同，且器件层的具体制造 过程不是本发明的重点，因此送里不作详细的论述。接着，在器件层11的表面沉积一层 金属层，并通过光刻和刻蚀等步骤，将金属层中没有被光刻胶覆盖的金属层刻蚀掉，保留 被光刻胶覆盖的金属层，该金属层作为半导体器件的顶层金属层12。随后在顶层金属层 12上沉积一层纯化层13,纯化层13的主要作用为防止顶层金属层12被水汽、可动离子等 污染，或者被机械损伤而导致芯片损坏。沉积纯化层13的方法可W是等离子体增强化学 气相沉积（Plasma Enhanced Qiemical Vapor Deposition,阳CVD)或常压化学气相沉积 (Atmospheric Pressure Qiemical Vapor D巧osition，APCVD)方法，纯化层 13 为 Si02 薄 膜层或SiN薄膜层，纯化层13的厚度通常为3000 A到]0000 A。
[0004] 现有技术在某些半导体芯片的制造过程中，为了防止SiN纯化层产生的应力和电 荷对顶层金属层带来的损伤，通常会在顶层金属层和最外层的SiN纯化层中间生长一层应 力较小的缓冲层，例如Si02薄膜层。为进一步减小应力，可W在Si02中渗入2% -6%的磯 (巧元素，使Si02的硬度变得更低，且可W通过Si02中的P元素来吸附和固定金属离子，提 升器件可靠性。
[0005] 具体地，如图2所示，在制作完顶层金属层12后，在顶层金属层12上制作的纯化 层为双层纯化层。在顶层金属层12上沉积第一纯化层21，在第一纯化层21上沉积第二纯化 层22。其中，第一纯化层21为氧化层，如为Si02薄膜层，其厚度通常为]000 A到6000 A， 第二纯化层22为SiN薄膜层，其厚度通常为1000 A到6000 A。
[0006] 现有技术中不论是单层纯化层还是双层纯化层，纯化层都会紧贴着顶层金属层生 长，由于顶层金属层的形貌呈台阶状，根据台阶的高低起伏，不同形貌产生的局部应力也不 同。在半导体芯片使用过程中，半导体芯片可能会发热，由于纯化层和金属层的涨缩系数不 同，因此在纯化层和金属层之间会产生较大的机械应力，高机械应力将诱发可动离子电荷 的聚集，产生不希望有的界面态，影响器件的参数和可靠性，严重时甚至会导致纯化层的开 裂，顶层金属层越厚，纯化层带来的机械应力也越大。
[0007] 综上所述，现有技术对于某些顶层金属层较厚，或者工作温度较高的半导体芯片， 采用传统的纯化层结构，将带来可靠性降低的问题。
【发明内容】
[0008] 本发明实施例提供了一种半导体芯片及其制作方法，用W实现减小纯化层机械应 力，提升半导体芯片可靠性的目的。
[0009] 本发明实施例提供的一种半导体芯片，包括半导体衬底、器件层和顶层金属层，其 中，所述半导体芯片还包括依次位于所述顶层金属层上的第一纯化层、用作平坦层的旋涂 娃玻璃SOG层和第二纯化层，且所述顶层金属层的上方区域不覆盖所述旋涂娃玻璃S0G。
[0010] 由本发明实施例提供的半导体芯片，由于旋涂娃玻璃SOG较为疏松，容易吸收水 汽，因此旋涂娃玻璃SOG层不能直接制作在顶层金属层上，同时由于顶层金属层的形貌呈 高低起伏的台阶状，因此需要在顶层金属层和旋涂娃玻璃SOG层之间制作一层应力较小的 第一纯化层，但应力较小的第一纯化层在半导体芯片使用过程中隔绝外界污染的能力较 差，因此还需要制作隔绝外界污染能力较强的第二纯化层，在半导体芯片使用过程中，半 导体芯片可能会发热，由于位于顶层的第二纯化层下方存在用作平坦层的旋涂娃玻璃SOG 层，因此位于顶层的第二纯化层相对现有技术的顶层纯化层的结构变得更为平滑，产生的 机械应力也更小，可W防止顶层纯化层因为机械应力过大而开裂的情况，进而提升半导体 芯片的可靠性。
[0011] 较佳地，所述第一纯化层的材料为二氧化娃Si02。
[0012] 送样，将Si02层用作第一纯化层，在实际生产中制作技术成熟，制作得到的纯化 层稳定，且原材料选取简单，成本较低。
[0013] 较佳地，所述Si02为正娃酸己脂二氧化娃TE0S，或无渗杂娃玻璃USG，或磯娃玻璃 PSG，或富娃氧化物SR0。
[0014] 送样，当Si02为正娃酸己脂二氧化娃TE0S，或无渗杂娃玻璃USG，或磯娃玻璃PSG， 或富娃氧化物SRO时，在实际生产中更加方便、简单。
[0015] 较佳地，所述第二纯化层的材料与所述第一纯化层的材料相同。
[0016] 送样，当第二纯化层的材料与所述第一纯化层的材料相同时，在实际生产中制作 得到的第二纯化层稳定，且原材料选取简单，成本较低。
[0017] 较佳地，所述半导体芯片还包括位于第二纯化层上的第H纯化层，所述第二纯化 层和所述第H纯化层的材料不同。
[0018] 送样，当所述半导体芯片还包括位于第二纯化层上的第H纯化层时，能够更好的 隔绝外界对半导体芯片的污染。
[0019] 较佳地，所述第H纯化层的材料为氮化娃SiN。
[0020] 送样，当第H纯化层的材料为氮化娃SiN时，在半导体芯片的使用过程中能够很 好的阻止外界水汽和杂质的污染。
[0021] 本发明实施例还提供了一种上述半导体芯片的制作方法，该方法包括：
[0022] 在半导体衬底上制作器件层，在器件层上制作顶层金属层；
[0023] 在所述顶层金属层上沉积第一纯化层，在第一纯化层上涂覆用作平坦层的旋涂娃 玻璃S0G，所述旋涂娃玻璃SOG不覆盖所述顶层金属层；
[0024] 在所述旋涂娃玻璃SOG上沉积第二纯化层。
[00巧]由于本发明实施例提供的上述半导体芯片的制作方法，由于用该方法制作得到上 面的半导体芯片，因此用该方法制作得到的半导体芯片的可靠性也得到了很大的提升，同 时，该方法适用性极广，可适用于几乎所有的半导体制造工艺。
[0026] 较佳地，所述方法还包括：
[0027] 在所述第二纯化层上沉积第H纯化层，所述第二纯化层和所述第H纯化层的材料 不同。
[0028] 送样，当在第二纯化层上沉积第H纯化层后，能够更好的隔绝外界对半导体芯片 的污染。
[0029] 较佳地，所述在第一纯化层上涂覆旋涂娃玻璃SOG后，所述方法还包括；用炉管对 涂覆的旋涂娃玻璃SOG进行烘干，炉管温度为350°C到450°C。
[0030] 送样，由于SOG为液态，为了使用方便，必须将液态的SOG烘干，炉管温度为35(TC 到45(TC时，有利于SOG的烘干，且该温度不会给炉管造成较大的使用压力。
[0031] 较佳地，对涂覆的旋涂娃玻璃SOG进行烘干的过程中，炉管内通入氮气N2。
[0032] 送样，炉管内通入氮气N2作为保护气体，能够有效的防止在烘干过程中SOG的性 质发生变化。
[0033] 较佳地，所述旋涂娃玻璃SOG不覆盖所述顶层金属层，包括：
[0034] 通过各向异性刻蚀的方法对烘干后的旋涂娃玻璃SOG进行刻蚀，去除顶层金属层 上方的旋涂娃玻璃S0G。
[0035] 送样，由于SOG成分与其它的氧化层相比较疏松，如果在金属层上方还保留有SOG 的时候，很容易导致SOG顶部及底部的介质层分层，进而容易导致半导体器件失效。
[0036] 较佳地，所述各向异性刻蚀为等离子体干法刻蚀。
[0037] 送样，通过等离子体干法刻蚀去除顶层金属层上方的旋涂娃玻璃S0G，在实际生产 中更加方便、易行。
[003引较佳地，所述等离子体干法刻蚀过程中通入的刻蚀气体为含氣F元素的气体。
[0039] 送样，含氣F元素的气体在刻蚀过程中，对SOG及SOG下面的介质的刻蚀速率基本 相同，在刻蚀的时候能够保持芯片表面的平整度，起到平坦化的效果。
[0040] 较佳地，干法刻蚀后所述方法还包括；对旋涂娃玻璃SOG进行高能量离子注入。
[0041] 送样，对旋涂娃玻璃SOG进行高能量离子注入后，会在SOG的表面形成致密的SOG 层，对SOG进行致密化后，SOG的性质与其上下的氧化层介质更接近，减小介质分层的概率。
【附图说明】
[0042] 图1为现有技术的半导体芯片结构示意图；
[0043] 图2为现有技术的另一半导体芯片结构不意图；
[0044] 图3为本发明实施例提供的一种半导体芯片的制作方法流程图；
[0045] 图4-图10分别为本发明实施例提供的一种半导体芯片在制作过程中的不同阶段 的结构示意图。
【具体实施方式】
[0046] 本发明实施例提供了一种半导体芯片及其制作方法，用W实现减小纯化层机械应 力，提升半导体芯片可靠性的目的。